[发明专利]基于FPGA的计数型高精度时间间隔测量系统

摘要

本发明公开了一种基于FPGA的计数型高精度时间间隔测量系统，涉及精密时间间隔测量技术。本发明是在FPGA芯片上实现计数型时间间隔测量，即在FPGA芯片上，通过使用Verilog HDL硬件描述语言来编程实现能够测量起始、停止事件发生时刻的两事件时间间隔的精密时间测量系统，包括PLL参考时钟（100）、待测信号产生电路（200）、精密延时电路（300）、计数器组（400）、数据存储（500）和数据输出（600）。本发明是基于计数型时间间隔测量，相较于其他基于FPGA实现的时间间隔测量系统来说，该发明实现起来较为简单，占用资源较少。可应用地震仪器中短时间间隔的测量等领域。

主权项

一种基于FPGA的计数型高精度时间间隔测量系统，其特征在于：包括PLL参考时钟（100）、待测信号产生电路（200）、精密延时电路（300）、计数器组（400）、数据存储（500）和数据输出（600）；其连接关系是：外部输入信号有Rst_n：复位信号、Tr：外部输入时钟源、Start：开始信号、Stop：停止信号；将外部输入：Rst_n、Tr作为PLL参考时钟（100）的输入；将外部输入：Start、Stop作为待测信号产生电路（200）的输入；PLL参考时钟（100）的输出C0、C1、C2、C3，分别将连接到精密延时电路（300）的第1LCELL链（310）的输入、第2LCELL链（330）的输入、第3LCELL链（350）的输入、第4LCELL链（370）的输入；待测信号产生电路（200）的输出gate信号连接到计数器组（400）的所有计数器计数使能端，分别为cnt01计数器（401）、……、cnt12计数器（412）、cnt13计数器（413）、……、cnt24计数器（424）、cnt25计数器（425）、……、cnt36计数器（436）、cnt37计数器（437）、……cnt48计数器（448）的计数使能端；精密延时电路（300）的第1LCELL链（310）的输出（共12个）、第2LCELL链（330）的输出（共12个）、第3LCELL链（350）的输出（共12个）、第4LCELL链（370）的输出（共12个），分别作为计数器组（400）的cnt01计数器（401）、……、cnt12计数器（412）、cnt13计数器（413）、……、cnt24计数器（424）、cnt25计数器（425）、……、cnt36计数器（436）、cnt37计数器（437）、……cnt48计数器（448）的计数参考时钟输入；计数器组（400）的输出连接到数据存储（500）的输入；数据存储（500）的输出连接到数据输出（600）的输入。