[发明专利]一种选择区域外延生长界面改善方法在审
| 申请号: | 201610572224.9 | 申请日: | 2016-07-20 |
| 公开(公告)号: | CN106024588A | 公开(公告)日: | 2016-10-12 |
| 发明(设计)人: | 刘扬;李柳暗;杨帆 | 申请(专利权)人: | 中山大学 |
| 主分类号: | H01L21/02 | 分类号: | H01L21/02 |
| 代理公司: | 广州粤高专利商标代理有限公司 44102 | 代理人: | 陈卫 |
| 地址: | 510275 *** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明涉及半导体外延工艺的技术领域,更具体地,涉及一种选择区域外延生长界面改善方法。包括下述步骤。首先提供所需外延生长的衬底,在所述衬底上依次沉积应力缓冲层以及GaN缓冲层,获得进行选择区域外延的模板。在所述模板上淀积一层介质层,作为掩膜层,采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层,实现对掩膜层的图形化。最后在未被掩蔽的区域依次沉积低气压生长的GaN插入层,常规生长GaN沟道层以及AlGaN势垒层。本发明工艺简单,能够有效改善选择区域外延界面性能,提高选择区域外延层质量,降低外延层中的体漏电流及肖特基二极管反向漏电流。 | ||
| 搜索关键词: | 一种 选择 区域 外延 生长 界面 改善 方法 | ||
【主权项】:
一种选择区域外延生长界面改善方法,其特征在于,在选择区域外延AlGaN势垒层之前沉积低气压生长的GaN插入层,将二维电子气沟道与生长界面分离并有效改善界面性能,具体包含以下步骤:S1. 提供一种衬底(1);S2. 在衬底(1)上生长应力缓冲层(2);S3. 在应力缓冲层上生长GaN缓冲层(3);S4. 在GaN缓冲层(3)上沉积一层SiO2,作为掩膜层(7);S5. 采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层, 实现对掩膜层的图形化;S6. 在未被掩蔽的区域沉积低气压生长的GaN插入层(4);S7. 在低气压生长的GaN插入层(4)上沉积常规生长的GaN沟道层(5);S8. 在GaN沟道层(5)沉积AlGaN势垒层(6),并刻蚀去掉掩膜层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中山大学,未经中山大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610572224.9/,转载请声明来源钻瓜专利网。
- 上一篇:减少无定形碳硬掩模膜的碳-氢含量的方法
- 下一篇:具有找平装置的挖沟设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





