[发明专利]一种快速稳定锁定的PLL

摘要

本发明公开了一种快速稳定锁定的PLL，包括鉴相器、脉宽检测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽检测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器。本发明脉宽检测电路检测up和dn的脉宽，当脉宽达到固定延迟值时，P0晶体管和N0晶体管导通，充放电电流I＝I1+I2，充放电速度很快，保证了PLL的锁定速度很快。随着vcon的上升，反馈时钟和输入时钟的相位差减小。当鉴相器的输出up和dn的脉宽小于固定延迟值时，P0晶体管和N0晶体管关闭，充放电电流I＝I1，充放电速度变慢，保证了vcon上的过冲电压很小。

主权项

1.一种快速稳定锁定的PLL，其特征在于，包括鉴相器、脉宽检测电路、电荷泵、压控振荡器以及分频器，鉴相器的输入端接输入时钟和来自于分频器的反馈时钟，鉴相器的输出端输出up信号和dn信号，并通过脉宽检测电路与电荷泵的控制端相连，电荷泵输出压控振荡器的压控电压vcon，压控振荡器输出输出时钟，并反馈给分频器；所述脉宽检测电路的输入端接up信号和dn信号，输出端输出en_n信号和en信号，en_n信号接MOS管P0的栅极，en信号接MOS管N0的栅极；所述电荷泵包括四个漏极和源极依次串联的MOS管，其中第一MOS管的漏极接VDD，第四MOS管的源极接地，第二MOS管的源极和第三MOS管的漏极之间输出压控电压vcon；第二MOS管和第三MOS管的栅极分别接鉴相器的up信号和dn信号；所述MOS管P0的漏极接VDD，源极接第一MOS管的源极；MOS管N0的漏极接第四MOS管的漏极，源极接地。