[发明专利]集成电路及其制作方法

摘要

本发明公开一种集成电路及其制作方法。该制作方法包含有以下步骤：提供一定义有一存储区与一核心区的基底，并于该存储区内形成至少二个半导体字符线、二个存储单元以及一半导体栅极。随后于该核心区内形成至少一晶体管元件，该晶体管元件包含有一虚置栅极，且该虚置栅极的高度大于该半导体字符线的高度。接下来于该多个半导体字符线、该多个存储单元、该半导体栅极以及该晶体管元件上形成一保护层，随后移除部分该保护层以暴露出该晶体管元件的该虚置栅极。接下来，移除该虚置栅极，以于该晶体管元件内形成一栅极沟槽，之后于该栅极沟槽内形成一金属栅极。

主权项

一种集成电路的制作方法，包含有：提供一基底，该基底上定义有存储区(memory region)与核心区(core region)；在该存储区内形成至少二个半导体字符线(word line)、二个存储单元(memory cell)以及一半导体栅极，该多个存储单元设置于该多个半导体字符线之间，且该半导体栅极设置于该多个存储单元之间，其中该多个半导体字符线包含有一第一高度；在该核心区内形成至少一晶体管元件，该晶体管元件包含有一虚置栅极，该虚置栅极包含有一第二高度，且该第二高度大于该第一高度；在该多个半导体字符线、该多个存储单元、该半导体栅极以及该晶体管元件上形成一保护层；移除部分该保护层以暴露出该晶体管元件的该虚置栅极，其中该多个半导体位线与该半导体栅极仍然被该保护层覆盖；移除该虚置栅极，以于该晶体管元件内形成一栅极沟槽；以及在该栅极沟槽内形成一金属栅极。