[发明专利]一种基于高速串行通信实现虚拟双端口共享内存的方法

摘要

本发明公开了一种基于高速串行通信实现虚拟双端口共享内存的方法，属于嵌入式计算技术领域。本发明的通信CPU双方各有一FPGA芯片对其提供RAM总线接口，两FPGA芯片间以高速通信线路相连，FPGA内部固件实现各层通信协议及RAM访问功能。本发明使得CPU间的交互即能简单高效如双口RAM，又在硬件分布上具备很大的灵活性。

主权项

1.一种基于高速串行通信实现虚拟双端口共享内存的方法，其特征在于，数据交互双方的CPU通过由两个通过高速串行通信链路连接起来的FPGA芯片进行数据交互；所述FPGA芯片内部包括RAM，RAM用于数据的存放，数据交互双方的CPU分别访问各自侧的FPGA的RAM，两侧RAM空间相同，地址对应；当一侧CPU向其侧的FPGA的RAM中写入数据时，该FPGA将此数据通过高速串行通信链路发送给另一侧的FPGA，另一侧CPU通过访问其侧的FPGA的RAM相同地址访问到此数据；其中将高速串行通信链路两端间通信过程依次分为应用层、传输层、网络层、链路层、物理层共5层，传输层、网络层、链路层通过所述FPGA实现；所述应用层用于描述了能够为通信双方CPU提供等同于双端口共享内存的访问接口及特性，传输层及以下各层为应用层提供双端口共享内存的访问接口；传输层用于将通信双方的一段通信内存地址映射，并采用弹回机制和优先级机制；所述网络层用于实现网络拓扑，将通信网络分为点对点、多点环、点对多、非对称交换四种类型，其中点对点指两个CPU通过FPGA的RAM进行互访，多点环是指多个CPU节点在通信链路上环形串接共享同一段RAM，点对多是指一侧CPU通过连续访问FPGA的多段RAM地址与多侧CPU并行交互，非对称交换是指一侧多个CPU共享同一段FPGA的RAM与另一侧单CPU的数据交互；所述链路层将单位数据从通信一端可靠地发送至对端，采用短帧格式传输，帧头为特殊字节编码，帧体为可变帧长的上层数据数据，帧尾为本帧CRC校验码，优先级越高的数据帧长越短，当链路层与物理收发器件或电路直接接口时，由链路层进行字节编码，当链路层与标准化的物理层芯片接口时，由物理层芯片进行字节编码；所述物理层用于提供通信传输的物理介质。