[发明专利]沟槽栅超结MOSFET的制造方法有效

专利信息
申请号: 201610484791.9 申请日: 2016-06-28
公开(公告)号: CN105957897B 公开(公告)日: 2019-01-04
发明(设计)人: 柯行飞 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336;H01L29/423;H01L29/06
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种沟槽栅超结MOSFET的制造方法,包括步骤:形成硬质掩模层;对硬质掩模层进行光刻刻蚀将沟槽形成区域打开;进行第一次刻蚀形成顶部沟槽;去除顶部沟槽底部的保护层,保留顶部沟槽侧面的保护层;进行第二次刻蚀形成底部沟槽;在底部沟槽中填充P型外延层并形成底部外延填充层;在底部外延填充层的顶部填充P型外延层并形成顶部外延填充层;去除硬质掩模层和保护层从而在P型柱的顶部的周侧形成栅极沟槽;在栅极沟槽中形成栅介质层和填充栅极导电材料。本发明能防止沟槽栅和P型柱之间出现套准偏差,能提高工艺稳定性以及使器件的开启电压和导通压降更均匀,能使超结单元尺寸更小,能大幅度提高器件的抗UIS冲击能力。
搜索关键词: 沟槽 栅超结 mosfet 制造 方法
【主权项】:
1.一种沟槽栅超结MOSFET的制造方法,其特征在于,包括如下步骤:步骤一、提供一半导体衬底,在所述半导体衬底表面形成有N型外延层;在所述N型外延层表面形成硬质掩模层;步骤二、采用光刻工艺定义出沟槽形成区域;对所述硬质掩模层进行刻蚀将沟槽形成区域打开;步骤三、对所述N型外延层进行第一次刻蚀,所述第一次刻蚀以所述硬质掩模层为掩模,所述第一次刻蚀的深度达到沟槽栅所要求的深度并形成顶部沟槽;步骤四、形成保护层将所述顶部沟槽的底部表面和侧面覆盖;步骤五、采用干法刻蚀去除所述顶部沟槽底部的所述保护层,所述顶部沟槽侧面的所述保护层保留;步骤六、对所述N型外延层进行第二次刻蚀,所述第二次刻蚀以所述硬质掩模层和所述保护层为掩模,所述第二次刻蚀后的深度要达到超结结构的P型柱所要求的深度并形成底部沟槽,所述底部沟槽的宽度小于所述顶部沟槽的宽度;步骤七、在保留所述硬质掩模层和所述保护层的条件下进行第一次选择性外延生长工艺在所述底部沟槽中填充P型外延层并形成底部外延填充层;步骤八、在保留所述硬质掩模层和所述保护层的条件下进行第二次选择性外延生长工艺在所述底部外延填充层的顶部的沟槽中填充P型外延层并形成顶部外延填充层;由填充于所述底部外延填充层和所述顶部外延填充层叠加形成P型柱,由各所述P型柱之间的所述N型外延层组成的N型柱,由所述P型柱和所述N型柱交替排列组成超结结构;步骤九、去除所述硬质掩模层和所述保护层,由所述保护层去除后在所述P型柱的顶部的周侧形成的沟槽作为栅极沟槽;步骤十、在所述栅极沟槽中的底部表面和侧面形成栅介质层;之后,在所述栅极沟槽中填充栅极导电材料,由该栅极导电材料组成沟槽栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610484791.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top