[发明专利]3D全局像素单元及其制备方法

摘要

本发明提供了一种3D全局像素单元及其制备方法，包括在第一硅衬底层上制作的感光二极管和在第二硅衬底层上制作信号存储与读出电路；感光二极管与信号存储与读出电路竖直方向上排布；通过通孔的连接来实现感光二极管与信号存储与读出电路的互连；本发明通过采用背照工艺和3D结构，在不同层面制作立体单元结构，可以实现信号存储与读出电路与感光二极管的垂直互连；从而不仅提高了外界与感光二极管的光通路，改善了信号存储电容的光隔离度，而且减小了像素单元所占用的芯片面积。

主权项

1.一种3D全局像素单元，至少包括感光区域和信号存储与读出电路区域，所述信号存储与读出电路区域具有信号存储与读出电路(14)；其特征在于，所述感光区域与所述信号存储与读出电路区域在竖直方向上排布；所述感光区域设置于第一硅衬底层(02)上，其包括：所述第一硅衬底层(02)背面从上往下依次设置的感光二极管(01)、抗反射涂层(04)、色彩过滤层(05)和微透镜(06)，在所述感光二极管(01)两侧设置有填充有电介质的隔离沟槽(03)；所述信号存储与读出电路区域设置于第二硅衬底层(10)上，其包括：所述第二硅衬底层(10)背面从上向下依次设置的：第二电介质层(09)、光遮挡层(08)、以及第一电介质层(07)；所述第二硅衬底层(10)的正面从下向上依次为：信号存储与读出电路(14)、位于所述信号存储与读出电路(14)上方的第三电介质层(15)以及位于第三电介质层(15)上方的金属层(M)；其中，所述感光二极管(01)与所述信号存储与读出电路(14)之间通过通孔(12)相连，所述通孔(12)的一端连接所述感光二极管(01)，所述通孔(12)穿过所述第一电介质层(07)、所述光遮挡层(08)、所述第二电介质层(09)和所述第二硅衬底层(10)，使得所述通孔(12)的另一端连接所述信号存储与读出电路(14)，并且，所述通孔(12)的侧壁具有第四电介质层(13)；所述第三电介质层(15)用于所述信号存储与读出电路(14)与所述金属层(M)之间的隔离；所述第三电介质层(15)中具有接触孔(CT)；所述信号存储与读出电路(14)通过接触孔(CT)与所述金属层(M)实现互连；其中，所述信号存储与读出电路(14)包括：复位开关，第一采样电容，第二采样电容，传输管，第一源跟随器，预充电管，第一开关管，第二开关管，第三开关管，第四开关管，第二源跟随器，行选择器；所述复位开关的漏极接复位电压，所述复位开关的栅极接像素输入端，所述复位开关的源极接传输管的源极，所述传输管的漏极与钉扎光电二极管的阴极相连，所述传输管的栅极与像素单元输入端相连；第一源跟随器的漏极接VDD，所述第一源跟随器的源极与充电器的漏极相连，所述充电器的源极接地，所述充电器的栅极接像素输入端；所述第一源跟随器的源极以及所述预充电管的漏极与所述第一开关管的漏极、所述第二开关管的漏极相连，所述第一开关管的源极与所述第一采样电容的漏极、所述第三开关管的漏极相连，所述第二开关管的源极与所述第一采样电容和所述第四开关管相连，所述第四开关管的源极与所述第三开关管的源极以及所述第二源跟随器的栅极相连，所述第二源跟随器的源极与所述行选择器的漏极相连；所述预充电管的栅极为像素单元输入端，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管的栅极分别与像素单元输入端相连，所述第一采样电容的另一端以及所述第二采样电容的另一端接地；所述第二源跟随器的漏极与VDD相连，所述行选择器的栅极为像素单元输入端，所述行选择器的源极作为整个像素单元的输出端。