[发明专利]一种DRAM器件的制备方法

摘要

本发明涉及半导体技术领域，尤其涉及本实施例提供的一种DRAM器件的制备方法，主要是通过形成三维立体的NMOS器件来减小字节单元区域的面积，即在外围区已经制备完成的半导体衬底之上沉积介质层，并通过刻蚀形成深孔，再在深孔中制备栅氧层、多晶硅层及侧墙等结果以形成沟道，同时通过形成的堆叠结构中不同膜层对于不同湿法工艺的选择比不同而形成缝隙来填充诸如钨等金属，进而将NMOS中的各个端点引出，以形成立体的NMOS结构，使得DRAM单元结构区域相对于传统DRAM其面积大大减小的同时，能够实现0.18μm以及其以下技术节点的器件具有较长的沟道，从而有效降低器件的关断电流Ioff。

主权项

1.一种DRAM器件的制备方法，其特征在于，所述方法包括：提供一半导体衬底；于所述半导体衬底之上形成氧化物氮化硅台阶，所述氧化物氮化硅台阶包括按照从下至上顺序依次叠置的第一氧化物层、第一氮化硅层、第二氧化物层、第二氮化硅层、第三氧化物层和第三氮化硅层；制备第二TEOS层覆盖所述半导体衬底暴露的表面及所述氧化物氮化硅台阶的侧壁，且所述第二TEOS层还覆盖所述第一氧化物层、所述第一氮化硅层、所述第二氧化物层、所述第二氮化硅层和所述第三氧化物层的上表面；去除所述第三氮化硅层，并制备栓塞氧化物层覆盖所述第二TEOS层及所述第三氧化物层暴露的表面；按照从上至下顺序依次刻蚀所述栓塞氧化物层、所述第三氧化物层、所述第二氮化硅层、所述第二氧化物层、所述第一氮化硅层及所述第一氧化物层至所述半导体衬底之中，以形成第一深孔；于所述第一深孔中制备单晶硅层，在所述单晶硅层的临近上表面区域形成第一有源区；依次制备栅氧化层及第一非晶硅层覆盖所述第一深孔暴露的侧壁及所述第一有源区的上表面，且所述第一非晶硅层贯穿所述栅氧化层与所述第一有源区的上表面接触；继续制备第四氧化物层部分填充所述第一深孔，制备第二非晶硅层充满所述第一深孔，且所述第一非晶硅层与所述第二非晶硅层将所述第四氧化物层包裹于所述第一深孔中；于所述第一非晶硅层及所述第二非晶硅层中形成第二有源区后，制备氧化物保护层覆盖所述栓塞氧化物层及所述第二有源区的上表面，且所述第二有源区位于所述第四氧化物层之上；继续依次刻蚀所述氧化物保护层、所述栓塞氧化物层、所述第三氧化物层、所述第二氮化硅层、所述第二氧化物层、所述第一氮化硅层及所述第一氧化物层至所述半导体衬底之中，以于所述第一深孔的一侧形成第二深孔；通过所述第二深孔，刻蚀去除所述第一氮化硅层及所述第二氮化硅层，以形成与所述第二深孔贯通的栅极缝隙；于所述栅极缝隙中制备第一金属层，并去除临近所述第二深孔的所述栅极缝隙中的部分所述第一金属层；制备第五氧化物层充满所述栅极缝隙，且所述第五氧化物层还覆盖所述第二深孔的侧壁及底部；制备第二金属层充满所述第二深孔，以形成MOS器件；制备氮化物‑氧化物交替叠置复合膜层覆盖所述氧化物保护层的上表面、所述第五氧化物层及所述第二金属层暴露的表面；于所述第二有源区之上制备第三深孔，以将该第二有源区的上表面予以暴露；通过所述第三深孔，去除氮化物‑氧化物交替叠置复合膜层中临近所述临近该第三深孔的部分氮化物膜层，以形成与所述第三深孔贯通的电容缝隙；制备HSG层覆盖所述第三深孔的底部及其侧壁和所述电容缝隙的内壁，并形成电容介质层覆盖所述HSG层的表面；制备第三金属层充满所述第三深孔及所述电容缝隙，以形成与所述MOS器件连接的电容结构。