[发明专利]高电阻率绝缘体上半导体衬底及其制造方法和半导体器件有效
| 申请号： | 201610412569.8 | 申请日： | 2016-06-14 |
| 公开（公告）号： | CN106257641B | 公开（公告）日： | 2019-05-31 |
| 发明（设计）人： | 比什-因·阮;弗雷德里克·阿利伯特;克里斯托夫·马勒维尔 | 申请（专利权）人： | 索泰克公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L27/12 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 吕俊刚 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 高电阻率绝缘体上半导体衬底及其制造方法和半导体器件。本发明涉及一种用于制造高电阻率绝缘体上半导体衬底的方法，该方法包括以下步骤：a)在高电阻率衬底1上方形成介电层2和半导体层3，使得介电层2被设置在高电阻率衬底1与半导体层3之间；b)在半导体层3上方形成硬掩膜或抗蚀剂4，其中，硬掩膜或抗蚀剂4在预定位置处具有至少一个开口5；c)通过硬掩膜或抗蚀剂4的所述至少一个开口5、半导体层3和介电层2经由杂质元素的离子注入在高电阻率衬底1中形成至少一个掺杂区域7；d)去除硬掩膜或抗蚀剂4；以及e)在半导体层3中和/或半导体层3上形成射频RF电路，该射频RF电路与高电阻率衬底1中的至少一个掺杂区域(7)至少部分交叠。 | ||
| 搜索关键词： | 用于 制造 电阻率 绝缘体 上半 导体 衬底 方法 | ||
【主权项】：
1.一种用于制造高电阻率绝缘体上半导体衬底的方法，该方法包括以下步骤：a)在高电阻率衬底(1)上方形成介电层(2)和半导体层(3)，使得所述介电层(2)被设置在所述高电阻率衬底(1)与所述半导体层(3)之间；b)在所述半导体层(3)上方形成硬掩膜或抗蚀剂(4)，其中，所述硬掩膜或抗蚀剂(4)在预定位置处具有至少一个开口(5)；c)通过所述硬掩膜或抗蚀剂(4)的所述至少一个开口(5)、所述半导体层(3)和所述介电层(2)经由杂质元素的离子注入在所述高电阻率衬底(1)中形成至少一个掺杂区域(7)；d)去除所述硬掩膜或抗蚀剂(4)；e)在所述半导体层(3)中和/或所述半导体层(3)上形成射频RF电路，所述射频RF电路与所述高电阻率衬底(1)中的所述至少一个掺杂区域(7)至少部分交叠；以及f)在所述半导体层(3)中和/或所述半导体层(3)上在不与所述高电阻率衬底(1)中的所述掺杂区域(7)交叠的区域中形成模拟电路和/或数字电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索泰克公司，未经索泰克公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610412569.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
