[发明专利]一种高可靠的VDMOS输入端静电泄露的制造方法

摘要

本发明公开了一种高可靠的VDMOS输入端静电泄露的制造方法，包括SOI外延片，上层硅及中间氧化层刻蚀，栅氧化及其刻蚀，淀积多晶硅及其刻蚀，第一次硼注入及其推进，砷注入及其推进，第二次硼注入及其推进，淀积金属及其刻蚀，减薄、背面金属化。本发明的所涉及的新型的VDMOS的静电释放的制造方法，以新的SOI外延片为基材，替代传统的无中间二氧化硅的普通外延片，以并联背靠背的单晶硅钳位二极管制造流程的替代并联背靠背的多晶硅钳位二极管，以不同的多晶硅掩膜版去除栅氧化层，多晶硅层及金属层，提高钳位二极管的导电性能，大大的改善静电泄露能力；明显的减小钳位二极管反向漏电，消除VDMOS功率器件静态功耗，提高了VDMOS功率器件的质量及可靠性。

主权项

1.一种高可靠的VDMOS输入端静电泄露的制造方法，其特征在于：步骤如下：(1)准备SOI外延片，该SOI外延片包括上层硅，中间二氧化硅层，下层硅，下层硅包括N型外延层和N型重掺杂层，上层硅，中间二氧化硅层、N型外延层、N型重掺杂层从上到下依次排列；(2)将选定的光刻版覆盖在步骤(1)的SOI外延片的上层硅上，用硅腐蚀液腐蚀从光刻版的镂空区域裸露的上层硅后，露出中间二氧化硅层，用氢氟酸腐蚀露出的中间二氧化硅层；(3)将步骤(2)的光刻版从SOI外延片的上层硅上移除后，对SOI外延片进行氧化，使上层硅和下层硅的表面形成二氧化硅层，即完成栅氧化，形成栅氧化层；(4)在步骤(3)形成的栅氧化层上，淀积多晶硅，形成多晶硅层，将选定的另一块光刻版覆盖在SOI外延片的多晶硅层的表面，对从光刻版的镂空区域裸露的多晶硅层和多晶硅层下的栅氧化层全部刻蚀掉；(5)将步骤(4)的光刻版移除后，再将选择的第一次硼注入用的光刻版覆盖在SOI外延片的多晶硅层所在的表面，用离子注入的方法，对第一次硼注入用的光刻版上镂空区域进行硼注入，并在1000℃～1100℃的温度下，退火100分钟～300分钟；(6)将步骤(5)的硼注入用的光刻版移除后，将选择的砷注入用的光刻版覆盖在SOI外延片的多晶硅层所在的表面，用离子注入的方法，对砷注入用的光刻版上镂空区域进行砷注入，并在900℃～1000℃的温度下，退火20分钟～80分钟；(7)将步骤(6)的砷注入用的光刻版移除后，再将选择的第二次硼注入用的光刻版覆盖在SOI外延片的多晶硅层所在的表面，用离子注入的方法，对第二次硼注入用的光刻版上镂空区域进行硼注入，并在900℃～1000℃的温度下，退火20分钟～80分钟；(8)将步骤(7)的第二次硼注入用的光刻版移除后，在步骤(4)形成的多晶硅层上淀积金属，形成2.5微米～4微米的导电金属层，选择刻蚀金属用的光刻版覆盖在金属层的表面，将从刻蚀金属用的光刻版的镂空区域裸露的金属层刻蚀掉；(9)将步骤(8)刻蚀金属用的光刻版移除后，在步骤(8)刻蚀后保留的金属层表面涂胶进行保护，将下层硅不接触二氧化硅的表面用物理的方法研磨，并将研磨后的SOI外延片清洗后，将下层硅不接触二氧化硅的表面淀积一层钛镍银合金层，即形成带有静电释放的VDMOS功率器件。