[发明专利]基于LTPS半导体薄膜晶体管的GOA电路

摘要

本发明提供的基于LTPS半导体薄膜晶体管的GOA电路，引入了第九薄膜晶体管调整第二节点P(n)对应的电压的高低电平。采用第九薄膜晶体管的栅极和源极均电性连接于第二节点P(n)，漏极电性连接于第二时钟信号；或者采用第九薄膜晶体管的栅极电性连接于第四时钟信号，源极电性连接于第二节点P(n)，漏极电性连接于第二时钟信号；能够在输出端G(n)保持低电平的阶段，按一定频率拉低第二节点P(n)的电平，有效避免了第二节点P(n)长时间处于高电平，防止因第四与第七薄膜晶体管长T4、T7时间工作引起的阈值电压偏移问题，提升GOA电路的稳定性。

主权项

1.一种基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，包括：级联的多个GOA单元，每一级GOA单元均包括扫描控制模块、输出模块、下拉模块以及节点控制模块；设n为正整数，除第一级与最后一级GOA单元以外，在第n级GOA单元中：所述扫描控制模块包括：第一薄膜晶体管、第三薄膜晶体管以及第五薄膜晶体管；所述第一薄膜晶体管的栅极电性连接于第一时钟信号，源极电性连接于第n‑1级GOA单元的输出端G(n‑1)，漏极电性连接于第三节点；所述第三薄膜晶体管的栅极电性连接于第三时钟信号，源极电性连接于第n+1级GOA单元的输出端G(n+1)，漏极电性连接于所述第三节点；所述第五薄膜晶体管的栅极电性连接于恒压高电平，源极电性连接于所述第三节点，漏极电性连接于第一节点；所述输出模块包括：第二薄膜晶体管以及第一自举电容；所述第二薄膜晶体管的栅极电性连接于所述第一节点，源极电性连接于第二时钟信号，漏极电性连接于输出端G(n)；所述第一自举电容的一端电性连接于所述第一节点，另一端电性连接于所述输出端G(n)；所述下拉模块包括：第四薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第十薄膜晶体管以及第二自举电容；所述第四薄膜晶体管的栅极电性连接于第二节点，源极电性连接于恒压低电平，漏极电性连接于所述输出端G(n)；所述第六薄膜晶体管的栅极电性连接于所述第三节点，源极电性连接于所述恒压低电平，漏极电性连接于所述第二节点；所述第七薄膜晶体管的栅极电性连接于所述第二节点，源极电性连接于所述恒压低电平，漏极电性连接于所述第一节点；所述第八薄膜晶体管的栅极和源极均电性连接于所述第二时钟信号，漏极电性连接于所述第二节点；所述第十薄膜晶体管的栅极电性连接于第四时钟信号，源极电性连接于所述恒压低电平，漏极电性连接于所述输出端G(n)；所述第二自举电容的一端电性连接于所述第二节点，另一端电性连接于所述恒压低电平；以及所述节点控制模块电性连接所述第二时钟信号和所述第二节点，用于根据所述第二时钟信号控制所述第二节点在高低电平间转换；所述节点控制模块包括：第九薄膜晶体管，所述第九薄膜晶体管的源极电性连接于所述第二节点，漏极电性连接于所述第二时钟信号，栅极电性连接于所述第二节点或所述第四时钟信号的其中之一。