[发明专利]基于精简指令集计算机结构的解码异常检测方法以及装置有效
| 申请号： | 201610339033.8 | 申请日： | 2016-05-20 |
| 公开（公告）号： | CN106020774B | 公开（公告）日： | 2019-02-12 |
| 发明（设计）人： | 邵瑾;吴永海 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F11/07 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王新宇 |
| 地址： | 上海市张江高科技*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例提出一种基于精简指令集计算机结构的解码异常检测装置，至少包含异常寄存器、执行级及计数单元。执行级耦接至异常寄存器，用以于每一时钟周期执行码流错误检测，一旦发现码流发生错误且无法纠错时，将异常寄存器中的值设为逻辑“1”，用以指示发生不可恢复的码流错误，并且忽略目前指令而不执行。计数单元耦接于异常寄存器及执行级之间，包含计数器，于每一时钟周期检查异常寄存器中的值是否为逻辑“1”；如果异常寄存器中的值为逻辑“1”，将计数器设为执行级需要忽略的指令数目。 | ||
| 搜索关键词： | 基于 精简 指令 计算机 结构 解码 异常 检测 方法 以及 装置 | ||
【主权项】：
1.一种基于精简指令集计算机结构的解码异常检测装置，包含：一异常寄存器；一执行级，耦接至上述异常寄存器，用以于每一时钟周期执行一码流错误检测，一旦发现一码流发生错误且无法纠错时，将上述异常寄存器中的值设为逻辑“1”，用以指示发生不可恢复的码流错误，并且忽略目前指令而不执行；以及一计数单元，耦接于上述异常寄存器及上述执行级之间，包含一计数器，于每一时钟周期检查上述异常寄存器中的值是否为逻辑“1”：如果上述异常寄存器中的值为逻辑“1”，将上述计数器设为上述执行级需要忽略的指令数目；如果上述异常寄存器的值为逻辑“0”且上述计数器的值大于0时，将上述计数器的值减1，其中，在判断上述异常寄存器中的值为逻辑“1”且上述计数器被设为上述执行级需要忽略的指令数目之后，上述异常寄存器的逻辑“1”的值被设置为逻辑“0”。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610339033.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种大载重电动车用减震结构
- 下一篇：一种分享电视节目视频的方法及装置
