[发明专利]一种基于概率Turbo译码器的概率计算单元有效
申请号: | 201610334985.0 | 申请日: | 2016-05-19 |
公开(公告)号: | CN105790775B | 公开(公告)日: | 2019-01-29 |
发明(设计)人: | 张珍兵;胡剑浩;陈杰男 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03M13/23 | 分类号: | H03M13/23;H03M13/27 |
代理公司: | 四川力久律师事务所 51221 | 代理人: | 韩洋;王芸 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于概率Turbo译码器的概率计算单元,所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门;所述第一输入模块与所述第一全加器连接;所述第一寄存器与所述第一全加器连接,存储饱和进位结果;所述第一寄存器对所述第一全加器进行正反馈,并与所述第一或门连接;所述第一或门实现对饱和进位结果是否大于0的判决功能;所述第二或门与所述第一输入模块连接,实现对当前译码时刻输入随机比特是否大于0的判决功能;所述第三或门连接所述第一或门及所述第二或门,输出概率加法器结果序列,同时对所述第一全加器进行负反馈。此概率计算单元具有精度高和快速收敛的特点。 | ||
搜索关键词: | 一种 基于 概率 turbo 译码器 计算 单元 | ||
【主权项】:
1.一种基于概率Turbo译码器的概率计算单元,其特征在于,所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门;所述第一输入模块与所述第一全加器连接;所述第一寄存器与所述第一全加器连接,存储饱和进位结果;所述第一寄存器对所述第一全加器进行正反馈,并与所述第一或门连接;所述第一或门实现对饱和进位结果是否大于0的判决功能;所述第二或门与所述第一输入模块连接,实现对当前译码时刻输入随机比特是否大于0的判决功能;所述第三或门连接所述第一或门及所述第二或门,输出概率加法器结果序列,同时对所述第一全加器进行负反馈;所述概率计算单元中的概率归一化单元包括第二输入模块、第二全加器、第二寄存器、第四或门、输入判断模块及TFM模组;所述第二输入模块、所述第二全加器、所述第二寄存器及所述第四或门依次连接;所述第二寄存器存储饱和进位结果,所述第四或门实现对所述饱和进位结果是否大于0的判断功能;所述输入判断模块与所述第二输入模块连接,完成当前译码时刻输入的随机比特是否大于0的判断功能;所述TFM模组输入端与所述第二输入模块及第五或门连接,输出概率比特的更新结果。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610334985.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类