[发明专利]高阶温度补偿带隙基准电路

摘要

本发明提供了一种高阶温度补偿带隙基准电路，包括启动电路、双极型带隙基准电路、分段线性温度补偿电路以及ΔVGS温度补偿电路，所述启动电路使得高阶温度补偿带隙基准电路正常工作，所述双极型带隙基准电路产生低温度系数的带隙参考电压，将所述分段线性温度补偿电路产生的温度分段线性补偿电压和所述ΔVGS温度补偿电路产生的ΔVGS温度补偿电压加入到所述双极型带隙基准电路产生的低温度系数带隙参考电压中，从而得到高阶温度补偿的基准电压，极大地降低了带隙基准电路输出电压的温度系数。

主权项

一种高阶温度补偿带隙基准电路，其特征在于，包括启动电路(1)、双极型带隙基准电路(2)、分段线性温度补偿电路(3)以及ΔVGS温度补偿电路(4)，其中，所述启动电路(1)的启动信号输出端分别连接所述双极型带隙基准电路(2)的启动信号输入端以及所述ΔVGS温度补偿电路(4)的启动信号输入端，所述双极型带隙基准电路(2)的信号输出端分别连接所述启动电路(1)的电压信号输入端以及所述分段线性温度补偿电路(3)的信号输入端，所述启动电路(1)使得带隙基准电路正常工作，所述双极型带隙基准电路(2)产生低温度系数的带隙参考电压，所述分段线性温度补偿电路(3)产生温度分段线性补偿电压，所述ΔVGS温度补偿电路(4)产生ΔVGS温度补偿电压，所述分段线性温度补偿电路(3)以及ΔVGS温度补偿电路(4)对所述双极型带隙基准电路(2)进行温度补偿，即将所述分段线性温度补偿电路(3)产生的温度分段线性补偿电压和所述ΔVGS温度补偿电路(4)产生的ΔVGS温度补偿电压加入到所述双极型带隙基准电路(2)产生的带隙参考电压中；所述启动电路(1)包括：PMOS管MS1、PMOS管MS2、NMOS管MS3、NMOS管MS4、NMOS管MS5以及NMOS管MS6，所述双极型带隙基准电路(2)包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、误差放大器A1、误差放大器A2、PNP型三极管Q1、PNP型三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4以及电阻R5，所述分段线性温度补偿电路(3)包括：PMOS管M6、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M7、NMOS管M8以及NMOS管M12，所述ΔVGS温度补偿电路(4)包括：PMOS管M16、PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、误差放大器A3、电阻R6以及电阻R7；其中，在所述启动电路(1)中PMOS管MS1的源极与外部电源VDD相连，PMOS管MS1的栅极与PMOS管MS1的漏极以及PMOS管MS2的源极相连，PMOS管MS2的栅极与PMOS管MS2的漏极、NMOS管MS3的漏极、NMOS管MS4的栅极、NMOS管MS5的栅极以及NMOS管MS6的栅极相连，NMOS管MS3的源极与NMOS管MS4的源极、NMOS管MS5的源极、NMOS管MS6的源极以及外部地线GND相连；在所述双极型带隙基准电路(2)中PMOS管M1的源极与PMOS管M2的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M5的源极以及外部电源VDD相连，PMOS管M1的漏极与PNP型三极管Q1的发射极以及误差放大器A1的反向输入端相连，PMOS管M1的栅极与PMOS管M2的栅极、PMOS管M4的栅极、PMOS管M9的栅极、PMOS管M13的栅极、NMOS管MS5的漏极以及误差放大器A1的输出端相连，PNP型三极管Q1的基极与PNP型三极管Q1的集电极、PNP型三极管Q2的基极、PNP型三极管Q2的集电极以及外部地线GND相连，PMOS管M2的漏极与误差放大器A1的正向输入端、误差放大器A2的反向输入端以及电阻R1的一端相连，电阻R1的另一端与PNP型三极管Q2的发射极相连，PMOS管M3的栅极与误差放大器A2的输出端、NMOS管MS4的漏极、PMOS管M5的栅极以及PMOS管M6的栅极相连，PMOS管M3的漏极与误差放大器A2的正向输入端以及电阻R2的一端相连，电阻R2的另一端与外部地线GND相连，PMOS管M4的漏极与PMOS管M5的漏极、带隙基准输出端VREF、NMOS管MS3的栅极以及电阻R3的一端相连，电阻R3的另一端与PMOS管M16的漏极以及电阻R4的一端相连，电阻R4的另一端与PMOS管M11的漏极、PMOS管M15的漏极以及电阻R5的一端相连，电阻R5的另一端与外部地线GND相连；在所述分段线性温度补偿电路(3)中PMOS管M6的源极与PMOS管M9的源极、PMOS管M10的源极、PMOS管M11的源极、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极以及外部电源VDD相连，PMOS管M6的漏极与NMOS管M7的漏极、NMOS管M7的栅极、NMOS管M8的栅极以及NMOS管M12的栅极相连，NMOS管M7的源极与NMOS管M8的源极、NMOS管M12的源极以及外部地线GND相连，PMOS管M9的漏极与PMOS管M10的栅极、PMOS管M10的漏极、PMOS管M11的栅极以及NMOS管M8的漏极相连，PMOS管M13的漏极与PMOS管M14的栅极、PMOS管M14的漏极、PMOS管M15的栅极以及NMOS管M12的漏极相连；在所述ΔVGS温度补偿电路(4)中PMOS管M16的源极与PMOS管M17的源极、PMOS管M18的源极以及外部电源VDD相连，PMOS管M16的栅极与NMOS管MS6的漏极、PMOS管M17的栅极、PMOS管M18的栅极以及误差放大器A3的输出端相连，PMOS管M17的漏极与NMOS管M19的栅极、误差放大器A3的反向输入端以及电阻R6的一端相连，电阻R6的另一端与NMOS管M19的漏极相连，NMOS管M19的源极与NMOS管M20的源极以及外部地线GND相连，PMOS管M18的漏极与误差放大器A3的正向输入端以及电阻R7的一端相连，电阻R7的另一端与NMOS管M20的栅极以及NMOS管M20的漏极相连。