[发明专利]减少零层对准光罩使用的方法在审

专利信息
申请号: 201610327912.9 申请日: 2016-05-17
公开(公告)号: CN105810568A 公开(公告)日: 2016-07-27
发明(设计)人: 黄海辉;杨渝书;乔夫龙 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L21/033 分类号: H01L21/033;H01L21/266;G03F9/00
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 智云
地址: 201203 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种减少零层对准光罩使用的方法,包括:生长垫氧层和氮化硅层,在氮化硅层上布置第一光阻层,在第一光阻层上针对零层对准图形区和闪存阵列N阱区进行曝光显影;利用第一光阻层进行闪存阵列N阱离子注入以形成闪存阵列N阱;利用第一光阻层形成氮化硅硬掩模层的沟槽,并利用氮化硅硬掩模层进行闪存阵列离子注入;布置第二光阻层,以氮化硅硬掩模层沟槽作为对准标志在第二光阻层上针对深N阱离子注入图形区进行曝光显影,通过干法刻蚀以不同步骤调节刻蚀选择比,在第二光阻层上针对零层对准图形区形成切割道沟槽,在深N阱离子注入图形区去除氮化硅硬掩模层后使刻蚀终止在垫氧层;利用第二光阻层进行深N阱区离子注入以形成深N阱区。
搜索关键词: 减少 对准 使用 方法
【主权项】:
一种减少零层对准光罩使用的方法,其特征在于包括:第一步骤:在衬底上依次生长垫氧层和氮化硅硬掩模层,并且在氮化硅硬掩模层上布置第一光阻层,然后在第一光阻层上针对零层对准图形区和闪存阵列N阱区进行曝光显影;第二步骤:利用第一光阻层作为阻挡层进行闪存阵列N阱离子注入以形成闪存阵列N阱;第三步骤:利用第一光阻层形成氮化硅硬掩模层的沟槽,此后去除第一光阻层,随后利用图案化的氮化硅硬掩模层进行闪存阵列离子注入来调节闪存阈值电压;第四步骤:布置第二光阻层,以已形成的氮化硅硬掩模层沟槽作为对准标志在第二光阻层上针对深N阱离子注入图形区进行曝光显影,然后通过干法刻蚀以不同步骤调节刻蚀选择比,在第二光阻层上针对零层对准图形区形成切割道沟槽,同时在深N阱离子注入图形区去除氮化硅硬掩模层后使刻蚀终止在垫氧层;第五步骤:利用第二光阻层作为阻挡层进行深N阱区离子注入以形成深N阱区;第六步骤:去除第二光阻层和氮化硅硬掩模层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610327912.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top