[发明专利]一种阻抗实时监测的方法有效

专利信息
申请号: 201610327335.3 申请日: 2016-05-17
公开(公告)号: CN105785132B 公开(公告)日: 2018-10-26
发明(设计)人: 李朋;赵鑫鑫;尹超 申请(专利权)人: 浪潮集团有限公司
主分类号: G01R27/08 分类号: G01R27/08
代理公司: 济南信达专利事务所有限公司 37100 代理人: 姜明
地址: 250101 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种阻抗实时监测的方法,属于电子领域,本发明主要由双通道ADC转换器,感应电阻和基于FPGA的幅值与相位计算模块组成,待测元件DUT的阻抗是通过注入高频正弦信号来监测计算得出。可以实时监测电路待测部分的阻抗,为电路所在系统提供判断依据,及时作出正确的响应。
搜索关键词: 一种 阻抗 实时 监测 方法
【主权项】:
1.一种阻抗实时监测的方法,其特征在于,主要由双通道ADC转换器,感应电阻和基于FPGA的幅值与相位计算模块来实现,待测元件(DUT)的阻抗是通过注入高频正弦信号来监测计算得出;计算内容为:1)、测量出信号源电压正峰值Vsource1;2)、测量出信号源电压负峰值Vsource2;3)、测量出感应电阻电压正峰值Vsense1;4)、测量出感应电阻电压负峰值Vsense2;5)、计算出信号源电压幅值Vsource=Vsource1‑Vsource2和感应电阻电压幅值Vsense=Vsense1‑Vsense2;6)、计算出信号源电压幅值与感应电阻电压幅值的比值7)、计算出待测元件的阻抗幅值M=γ×Rsense;Rsense与待测元件(DUT)串联在该信号源上形成闭合回路;待测元件(DUT)的一端通过AD7324ch1与基于FPGA的幅值与相位计算模块相连接,待测元件(DUT)的另一端通过AD7324ch2与基于FPGA的幅值与相位计算模块相连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮集团有限公司,未经浪潮集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610327335.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top