[发明专利]用于射频通信系统的静电放电保护电路有效

专利信息
申请号: 201610319631.9 申请日: 2016-05-13
公开(公告)号: CN106158849B 公开(公告)日: 2020-04-14
发明(设计)人: S·帕萨萨拉希;J·A·塞尔瑟多;R·卡里略-拉姆利兹 申请(专利权)人: 美国亚德诺半导体公司
主分类号: H01L27/02 分类号: H01L27/02
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 申发振
地址: 美国马*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及用于射频通信系统的静电放电保护电路。提供了用于射频电路的静电放电(ESD)保护的装置和方法。在一些配置中,ESD保护电路包括串联地电连接在射频信号引脚与射频地引脚之间的两对以上场效应晶体管(FET)。两对以上FET中的每一对均包括用于提供应对负极性ESD事件的保护的负ESD保护FET以及用于提供应对正极性ESD事件的保护的正ESD保护FET。负ESD保护FET的源极和栅极彼此电连接,并且所述正ESD保护FET的源极和栅极彼此电连接。另外地,负ESD保护FET和正ESD保护FET的漏极彼此电连接。ESD保护电路展现出相对低的电容和平坦的电容对电源特性。
搜索关键词: 用于 射频 通信 系统 静电 放电 保护 电路
【主权项】:
集成电路,包括:第一引脚;第二引脚;以及静电放电(ESD)保护电路,其包括串联地连接在所述第一引脚与所述第二引脚之间的两对以上的场效应晶体管(FET),其中所述两对以上的FET中的每一对均包括:负ESD保护FET,其包括彼此电连接的源极和栅极以及漏极;以及正ESD保护FET,其包括彼此电连接的源极和栅极以及漏极,其中所述负ESD保护FET的漏极与所述正ESD保护FET的漏极电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610319631.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top