[发明专利]自偏置电路

摘要

本发明提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流‑电压特性，利于消除动态噪声的一介分量。同时，通过不断调节延时单元中尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，还可抵消有限输出阻抗的影响。

主权项

1.一种自偏置电路，用于控制环形压控振荡器中延迟单元的电压，所述延迟单元的电压至少为压控振荡器延迟单元中尾电流管的栅极电压，其特征在于，所述自偏置电路至少包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压；其中，所述偏置单元包括一个PMOS管M1和三个NMOS管M2、M3、M4，所述PMOS管M1的源极连接电源，PMOS管M1的漏极与所述NMOS管M2的漏极相连；NMOS管M2的栅极连接电源，NMOS管M3与M4的漏极相连，且与NMOS管M2的源极相连；NMOS管M3与M4的源极均连接地电压，NMOS管M3与M4的栅极均连接所述延迟单元内尾电流管的栅极偏置电压，PMOS管M1的栅极连接其漏极作为输出连接至差分放大器电路。