[发明专利]逐次逼近型模数转换器校准电路

摘要

本发明公开了一种逐次逼近型模数转换器校准电路，校准电路由校准数模转换器、补偿电容、比较器和数字逻辑电路组成；校准电路用于在模数转换中对比较器的失调和主数模转换器的对应位电容的失配进行校准，模数转换中对应位转换时校准数模转换器所对应的控制码为比较器的失调的校准码、转换位电容的失配的校准码和转换位电容的权重基准电压的和加上转换位之前各位位数据的值和对应位电容的失配的校准码的积的叠加再加上转换位之前各位位数据的值和对应位电容的权重基准电压的积的叠加。本发明能消除转换过程中比较器的失调以及各位电容特别是高6位电容的失配所带来的影响，从而能提高模数转换精度。

主权项

1.一种逐次逼近型模数转换器校准电路，其特征在于：逐次逼近型模数转换器包括主数模转换器，校准数模转换器，补偿电容，比较器，数字逻辑电路；所述主数模转换器为由二进制加权电容阵列组成的电荷缩放型数模转换器；所述校准数模转换器由电阻串组成的电压缩放型数模转换器；所述主数模转换器的输出端连接到所述比较器的第一输入端，所述主数模转换器的输入端通过开关阵列连接输入电压、参考电压和地之中的一个；所述补偿电容的第一端连接到所述比较器的第一输入端，所述补偿电容的第二端通过开关连接输入电压、地和所述校准数模转换器的输出端之中的一个；所述主数模转换器的输出端通过第一开关连接到共模电平，所述比较器的第二输入端通过第二开关连接到共模电平；所述比较器的输出端连接到所述数字逻辑电路，所述数字逻辑电路的输出端连接到所述校准数模转换器；所述数字逻辑电路通过开关阵列对所述主数模转换器进行控制实现模数转换并通过所述比较器输出每位转换的位数据；校准电路由所述校准数模转换器、所述补偿电容、所述比较器和所述数字逻辑电路组成；所述校准电路用于在模数转换中对所述比较器的失调和所述主数模转换器的对应位电容的失配进行校准，对所述比较器的失调和所述主数模转换器的对应的位电容的失配进行校准的校准码存储在存储器中；模数转换中对应位转换时所述校准数模转换器所对应的控制码为所述比较器的失调的校准码、转换位电容的失配的校准码和转换位电容的权重基准电压的和加上转换位之前各位位数据的值和对应位电容的失配的校准码的积的叠加再加上转换位之前各位位数据的值和对应位电容的权重基准电压的积的叠加；所述数字逻辑电路通过输出所述控制码到所述校准数模转换器中使所述校准数模转换器输出校准所需的电压值。