[发明专利]一种高速并行真随机数发生器

摘要

本发明公开了一种高速并行真随机数发生器，包括随机源、采集器和数据处理部分；其特征在于：所述随机源使用FPGA内部产生的震荡环抖动，所述采集器采集抖动随机信号；所述数据处理部分对采集后的随机信号处理，生成高速、并行的真随机数；该方法基于FPGA系统，利用FPGA内部震荡环采集系统时钟抖动作为原始随机数信号，经过校正、并行处理得到随机性良好的高速并行随机数，具有良好的随机性和可靠性。

主权项

一种高速并行真随机数发生器，包括随机源、数据采集器、数据处理器；其特征在于：所述随机源基于FPGA时钟源提供原始随机信号，所述的数据采集器是由多个震荡环以及异或门组成，所述多个震荡环分别采集原始随机信号，经过异或门处理后，得到随机性更好的连续的串行随机信号，连续的串行随机信号经过数据处理器的校正、串并转换后得到并行随机数信号，作为随机数种子；所述随机源基于FPGA时钟源提供原始随机信号，所述的FPGA时钟源包括高速时钟源CLK0、低速时钟源CLK1；所述的数据采集器是由3个震荡环以及异或门组成，所述的每个震荡环包括与门、缓冲链、反相器以及D触发器，高速时钟源CLK0接入与门的输入端，与门的输出端接入缓冲链，缓冲链的输出端接入反相器，反相器的输出端输出反馈分别与门输入端和D触发器输入端；同时，低速时钟源CLK1作为D触发器的时钟信号，采集反相器的输出结果，得到原始随机信号；所述数据处理部分包括冯.诺依曼校正器、FIFO、LSFR，所述的冯.诺依曼校正器前端连接异或门，所述异或门对所述多路随机信号进行异或处理，生成一位二进制数据；二进制数据经过冯·诺依曼校正器处理，形成随机性良好的随机位串；所述随机位串输入至FIFO中进行串并转化后FIFO输出速度稳定、高速、并行的随机数序列，所述随机数序列作为随机数种子输入所述LFSR中，用于后续处理。