[发明专利]一种基于FPGA芯片的MVB通讯装置在审
申请号: | 201610230898.0 | 申请日: | 2016-04-14 |
公开(公告)号: | CN105915424A | 公开(公告)日: | 2016-08-31 |
发明(设计)人: | 王东辉;杨云晴;魏琳 | 申请(专利权)人: | 萨格思特(深圳)科技有限公司 |
主分类号: | H04L12/40 | 分类号: | H04L12/40 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518000 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种基于MVB通讯协议的通讯装置,涉及高铁、动车等铁路网络通信技术领域,它包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块;所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成,所述第一时钟与FPGA芯片通信相连,并用于实现FPGA芯片内部的时序控制,所述第一电源为FPGA芯片独立供电;所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成;本发明利用FPGA芯片(Filed Programmable Gate Array)现场可编程逻辑阵列器件独立开发的MVB 1类设备通讯装置,尤其增加了最新技术,通讯效率高、稳定性好、硬件结构相对简单,为高铁和动车上的核心设备进一步研发奠定基础。 | ||
搜索关键词: | 一种 基于 fpga 芯片 mvb 通讯 装置 | ||
【主权项】:
一种基于FPGA芯片的MVB通讯装置,其特征在于它包括FPGA芯片模块、DSP芯片模块、总线驱动电路、变压器隔离电路、MVB总线以及接口模块;所述FPGA芯片模块由FPGA芯片、第一时钟和第一电源组成,所述第一时钟与FPGA芯片通信相连,并用于实现FPGA芯片内部的时序控制,所述第一电源为FPGA芯片独立供电;所述DSP芯片模块由DSP芯片、第二时钟、第二电源和复位电路组成,所述第二时钟与DSP芯片通信相连,并用于实现DSP芯片内部的时序控制,所述第二电源为DSP芯片独立供电,且DSP芯片与FPGA芯片通信相连,所述复位电路与DSP芯片电连接,并控制DSP芯片的复位;所述MVB总线依次通过变压器隔离电路和总线驱动电路与FPGA芯片通信相连;所述接口模块包括FPGA接口部分和DSP接口部分,所述FPGA接口部分由第一JTAG接口和ROM接口组成,所述第一JTAG接口和ROM接口分别与FPGA芯片通信相连,所述DSP接口部分是第二JTAG接口,所述第二JTAG接口与DSP芯片通信相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于萨格思特(深圳)科技有限公司,未经萨格思特(深圳)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610230898.0/,转载请声明来源钻瓜专利网。
- 上一篇:网络服务质量策略的调整方法和装置
- 下一篇:一种节能的建筑物的冷冻水系统