[发明专利]一种非易失性查找表电路的实现方法

摘要

本发明涉及一种可编程逻辑门阵列的实现方法，尤其涉及一种非易失性查找表电路的实现方法。字线选择控制器的输出端连接至非易失存储阵列的各个字线，控制所述字线选择控制器的某一路的输出端为低电平，则与该路输出端连接的字线上的存储单元都会被选通；多路数据选择器的选择信号由非易失性查找表电路的输入端进行控制，从而选择的位线和反位线输出到读出感应放大器；最后由读出感应放大器读取选中的位线和反位线上存储单元的存储内容。本发明提出一种非易失性查找表电路实现方法，采用的是可编程电阻和二极管相串联的非易失性存储阵列，相比传统SRAM编程，存储密度高，漏电流小，而且具备非易失性，非常适用于多上下文的FPGA应用。

主权项

1.一种非易失性查找表电路的实现方法，其特征在于，所述非易失性查找表电路包括：第一多路数据选择器和第二多路数据选择器，用于给查找表电路提供一输入端；字线选择控制器，由多个晶体管组成，具有多个控制端和与所述控制端对应的输出端；非易失性存储阵列，包括多路与所述字线选择控制器的输出端相连接的字线，以及与所述字线相连接的由可编程电阻和二极管相串联的存储单元；所述存储单元连接所述多个多路数据选择器；其中，与所述第一多路数据选择器相连的存储单元中的可编程电阻与跟所述第二多路数据选择器相连的存储单元中的可编程电阻呈相反的态势；读出感应放大器，连接所述多路数据选择器；所述非易失性查找表电路的实现方法包括：所述字线选择控制器控制其第一字线为低电平,选通所述第一字线上的存储单元；向所述多路数据选择器的输入端输入信号,使选中位线和选中反位线分别连通所述第一字线上电阻呈相反状态的一对存储单元；所述读出感应放大器通过向所述选中位线和选中反位线提供一电压或电流，由于所述选中位线和选中反位线上连通的一对存储单元中电阻阻值状态的不同，所述选中位线和选中反位线上的电压或电流亦呈现不同的变化趋势，再由所述感应放大器进行读取并输出。