[发明专利]一种基于管脚复用的数字修调系统

摘要

本发明公开了一种基于管脚复用的数字修调系统，包括与修调输入脉冲信号连接的控制电路，控制电路的输出端分别连接有移位寄存器电路和修调电路，移位寄存器电路的输出端与修调电路的输入端连接，修调电路的输出端与控制电路的输入端之间连接有修调反馈回路；芯片不用专门引出一个管脚作为修调引脚，而是直接复用芯片的功能引脚，能够减少芯片的管脚数量；移位寄存器电路主要是将输入的修调信号脉冲个数转变成需要修调的特定位的控制信号；修调电路主要是接收移位寄存器电路的特定位的修调信号并将相应位的熔丝熔断同时将修调结果锁存并输出给芯片需要修调的模块，能够有效避免在修调完成后芯片处于正常工作状态下的误修调的产生。

主权项

1.一种基于管脚复用的数字修调系统，其特征在于：包括与修调输入脉冲信号连接的控制电路，所述控制电路的输出端分别连接有移位寄存器电路和修调电路，所述移位寄存器电路的输出端与所述修调电路的输入端连接，所述修调电路的输出端与所述控制电路的输入端之间连接有修调反馈回路；所述控制电路包括两个输入端分别与芯片内部参考电压信号VREF和修调输入脉冲信号IN连接的比较器，所述比较器的输出端连接于第一与非门的一个输入端，所述第一与非门的另一个输入端通过非门与所述修调反馈回路连接，所述第一与非门的输出端通过非门连接于计数器的使能端，所述计数器的输出端连接于第一或非门的一个输入端，所述第一或非门的输出端与所述移位寄存器电路的CLK端连接，所述第一或非门的另一输入端与所述第一与非门的输出端连接，所述计数器的时钟端连接有第二或非门，所述第二或非门的一个输入端与时钟信号CLK连接，所述第二或非门的另一个输入端与所述修调反馈回路连接；还包括两个输入端与芯片内部使能信号EN1和EN2连接的第二与非门，所述第二与非门的输出端连接有RS触发器，所述RS触发器的输出端与所述移位寄存器电路的使能端和所述修调反馈回路的使能端连接；所述移位寄存器电路包括依次串联的一个置位D触发器和多个复位D触发器，所有的所述D触发器的Reset输入端均与所述控制电路输出的使能信号EN连接，所有的所述D触发器的CLK端均与时钟信号CLK连接，位于第一位的所述D触发器的信号输入端D接地，后面的所述D触发器的信号输入端D与前一个所述D触发器的正向输出端Q连接；所述修调电路包括多个并联的电流源，每个所述电流源连接于一个熔丝电路的OUT2输出端，每个所述熔丝电路的OUT1输出端连接一个输出或非门，所述熔丝电路的EN输入端连接熔丝烧断信号EB，所述熔丝电路的READ输入端依次通过一个或非门和一个非门与芯片内部使能信号EN1连接；所述输出或非门的输出端输出数字修调信息。