[发明专利]经图案化而具有静电放电保护的晶体管以及制造方法有效

专利信息
申请号: 201610153089.4 申请日: 2016-03-17
公开(公告)号: CN105990335B 公开(公告)日: 2019-02-12
发明(设计)人: 李建兴;路香香;M·普拉布;M·I·纳塔拉詹 申请(专利权)人: 格罗方德半导体公司
主分类号: H01L27/02 分类号: H01L27/02;H01L21/8232
代理公司: 北京戈程知识产权代理有限公司 11314 代理人: 程伟;王锦阳
地址: 英属开曼群*** 国省代码: 开曼群岛;KY
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及经图案化而具有静电放电保护的晶体管以及制造方法,提供具有静电放电(ESD)保护的高电压半导体装置以及制造方法。该半导体装置包括位于衬底上的多个晶体管,其经图案化而具有横跨该衬底的部分的一个或多个共栅极,以及与该一个或多个共栅极关联的多个第一S/D接触及多个第二S/D接触。该第二S/D接触设于该衬底内的多个载流子掺杂区上方。一个或多个浮置节点设于该衬底上方且至少部分位于第二S/D接触之间,以促进在该衬底内定义该多个载流子掺杂区。例如,该载流子掺杂区可由具有共载流子区开口的掩膜定义,该一个或多个浮置节点与该共载流子区开口相交,并与该开口一起促进定义该多个独立的载流子掺杂区。
搜索关键词: 图案 具有 静电 放电 保护 晶体管 以及 制造 方法
【主权项】:
1.一种半导体装置,包括:多个晶体管,位于衬底上,该多个晶体管包括:至少一个共栅极;多个第一S/D接触,与该至少一个共栅极关联;多个第二S/D接触,与该至少一个共栅极关联并与该多个第一S/D接触的其中一个相应,该多个第二S/D接触设于该衬底内的多个载流子掺杂区上方,且该多个第二S/D接触、相应的第一S/D接触以及该至少一个共栅极部分地定义该多个晶体管;以及至少一个浮置节点,至少部分设于该多个第二S/D接触的第二S/D接触之间,该至少一个浮置节点促进在该衬底内定义该多个载流子掺杂区,其中,该多个载流子掺杂区由具有位于该衬底上方的共载流子区开口的注入掩膜定义,该至少一个浮置节点至少部分与该共载流子区开口相交,并与该共载流子区开口一起促进在该衬底内定义该多个载流子掺杂区,该多个载流子掺杂区自对准该至少一个浮置节点。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司,未经格罗方德半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610153089.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top