[发明专利]半导体器件制造方法及半导体器件有效
申请号: | 201610082172.7 | 申请日: | 2016-02-05 |
公开(公告)号: | CN105895529B | 公开(公告)日: | 2021-10-29 |
发明(设计)人: | 大谷欣也;西村康弘 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/06 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明涉及半导体器件制造方法及半导体器件。为了提高半导体器件的性能,将p型杂质离子注入到在p型半导体衬底上方外延生长的n型半导体膜的一个区域中,并且不将p型杂质离子注入到n型半导体膜的相邻于其中离子注入p型杂质的区域的区域中。这样,形成了由其中引入p型杂质的区域构成的p |
||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件制造方法,包括以下步骤:(a)制备p型半导体衬底;(b)在所述半导体衬底上方外延生长n型半导体膜;(c)将p型第一杂质的离子注入到所述半导体膜的第一区域中,并且不将所述第一杂质的离子注入到所述半导体膜的第二区域中,以形成由被引入所述第一杂质的所述第一区域构成的p型第一半导体区以及由未被引入所述第一杂质的所述第二区域构成的n型第二半导体区,所述第二区域与所述第一区域相邻;(d)形成从所述半导体膜的上表面到达所述第一半导体区的中间的第一凹槽;(e)在所述第一凹槽的内壁中形成栅绝缘膜;(f)在所述栅绝缘膜上方形成栅电极以便填充所述第一凹槽;(g)在所述第一半导体区的上部部分以及所述第二半导体区的上部部分中形成n型第三半导体区;(h)在所述第三半导体区的上部部分中形成p型第四半导体区;(i)形成接触所述第三半导体区和所述第四半导体区的源电极;和(j)形成电耦合到所述半导体衬底的漏电极,其中,由所述第一半导体区、所述第三半导体区、所述第四半导体区、所述栅绝缘膜和所述栅电极形成晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610082172.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造