[发明专利]基板尺度的掩模对准有效
| 申请号: | 201610027061.6 | 申请日: | 2016-01-15 |
| 公开(公告)号: | CN105810623B | 公开(公告)日: | 2020-11-27 |
| 发明(设计)人: | A·拉维德;T·伊甘;P·康纳斯;S·斯塔里克;G·巴拉苏布拉马尼恩;S·巴苏 | 申请(专利权)人: | 应用材料公司 |
| 主分类号: | H01L21/68 | 分类号: | H01L21/68 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 描述了用于对准基板尺度的掩模的方法和系统。所呈现的对准方法可以改善受基板尺度的掩模与基板的相对侧向位置影响的工艺的均匀性和可重复性。所述方法涉及测量所述基板在围绕所述基板尺度的掩模的外围的多个位置处的“悬伸”。基于所述测量,通过调节所述基板和/或掩模位置来修改所述基板相对于所述基板尺度的掩模的相对位置。在实施例中,对所述相对位置的所述调节在一次调节中进行。硬件和方法的特征涉及在基板处理系统被完全组装并可能在真空下时进行测量和调节的能力。 | ||
| 搜索关键词: | 尺度 对准 | ||
【主权项】:
一种蚀刻基板的方法,所述方法包括以下步骤:将所述基板放置在基板处理腔室的基板处理区域中;将所述基板处理区域排空至小于80托的压力;朝所述基板移动基板尺度的掩模;其中,所述基板尺度的掩模与所述基板是平行的,并且其中,所述基板尺度的掩模在两个或更多个侧向尺寸上小于所述基板;对所述基板在围绕所述基板尺度的掩模的外围的第一位置处超出所述基板尺度的掩模的边缘的第一悬伸进行第一测量;对所述基板在围绕所述外围的第二位置处超出所述基板尺度的掩模的边缘的第二悬伸进行第二测量;以及侧向地移动所述基板,使得所述基板尺度的掩模与所述基板侧向地对准,其中,根据对所述第一悬伸的所述第一测量以及对所述第二悬伸的所述第二测量来计算运动量。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610027061.6/,转载请声明来源钻瓜专利网。
- 上一篇:衬底支持装置
- 下一篇:化合物半导体基材的表面处理方法及外延结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





