[发明专利]一种SOI双端口SRAM单元及其制作方法

摘要

本发明提供一种SOI双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SRAM单元中，组成第一、第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。

主权项

1.一种SOI双端口SRAM单元，所述SOI双端口SRAM单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第三NMOS管的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的写字线，漏极连接至存储器的写位线；所述第四NMOS晶体管的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的写字线，漏极连接至存储器的写反位线；所述第五NMOS管的源极连接至所述第一反相器的输出端及所述第二反相器的输入端，栅极连接至存储器的读字线，漏极连接至存储器的读位线；所述第六NMOS晶体管的源极连接至所述第二反相器的输出端及所述第一反相器的输入端，栅极连接至存储器的读字线，漏极连接至存储器的读反位线；其特征在于：所述第一、第二PMOS晶体管及第一、第二NMOS晶体管均采用L型栅；对于NMOS晶体管，其L型栅的弯折角外侧区域设有一P型重掺杂体接触区，所述P型重掺杂体接触区与其所在NMOS晶体管的体区及N型重掺杂源区均相互接触；对于PMOS晶体管，其L型栅的弯折角外侧区域设有一N型重掺杂体接触区，所述N型重掺杂体接触区与其所在PMOS晶体管的体区及P型重掺杂源区均相互接触；使得所述SOI双端口SRAM单元最终的有效单元面积小于4μm2。