[发明专利]用于耦接源同步接口的控制设备和方法有效
| 申请号： | 201580060161.2 | 申请日： | 2015-06-23 |
| 公开（公告）号： | CN107077449B | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | T·J·麦基;张晓谦 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42;H03K5/14 |
| 代理公司： | 北京市君合律师事务所 11517 | 代理人： | 顾云峰;吴龙瑛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种用于耦接源同步接口的控制设备和方法，所述源同步接口具有数据总线和源时钟。在一个例子中，控制设备(104)包括数据路径(322)、时钟路径(324)、多路复用电路(315)和校准单元(302)。数据路径包括数据延时单元(310)，其被耦接到采样电路(319)的数据输入。时钟路径包括时钟延时单元(312)，其被耦接到采样电路的时钟输入。多路复用电路选择地将参考时钟或数据总线耦接到数据延时单元的输入，以及选择地将参考时钟或源时钟耦接到时钟延时单元的输入。校准单元被耦接到采样电路的数据输出。校准单元用来根据采样电路的数据输出调节数据延时单元和时钟延时单元的延时值，以确定和保持数据路径与时钟路径之间的相对延时(图3)。 | ||
| 搜索关键词： | 同步 接口 接收 控制 设备 中的 校准 | ||
【主权项】：
1.一种用于耦接源同步接口的控制设备，所述源同步接口具有数据总线和源时钟，其特征在于，所述控制设备包括：数据路径，包括数据延时单元，所述数据延时单元被耦接到采样电路的数据输入；时钟路径，包括时钟延时单元，所述时钟延时单元被耦接到所述采样电路的时钟输入；多路复用电路，可操作为选择地耦接参考时钟或数据总线到所述数据延时单元的输入，以及选择地耦接所述参考时钟或所述源时钟到所述时钟延时单元的输入；以及校准单元，其被耦接到所述采样电路的数据输出，所述校准单元可操作为根据所述采样电路的数据输出，调节所述数据延时单元和所述时钟延时单元的延时值，以确定和保持所述数据路径与所述时钟路径之间的相对延时。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580060161.2/，转载请声明来源钻瓜专利网。
