[发明专利]多阈值电压CMOS的方法和装置在审
| 申请号: | 201580051178.1 | 申请日: | 2015-09-18 |
| 公开(公告)号: | CN106716623A | 公开(公告)日: | 2017-05-24 |
| 发明(设计)人: | J·J·徐;C·F·耶普 | 申请(专利权)人: | 高通股份有限公司 |
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L27/088 |
| 代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 李小芳,袁逸 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 在第一鳍和第二鳍上分别形成共用结构堆叠的第一和第二实例。该共用结构堆叠包括功函数金属层和阻挡层。该共用结构堆叠的第一实例的该阻挡层被蚀穿,且该共用结构的第一实例的该功函数金属层被部分地蚀刻。该部分蚀刻形成作为新阻挡层的具有该功函数金属的氧化物的较薄功函数金属层。在该新阻挡层上形成栅极元件。 | ||
| 搜索关键词: | 阈值 电压 cmos 方法 装置 | ||
【主权项】:
一种形成具有不同阈值电压的多个NMOS FinFET的方法,包括:形成包括第一鳍和第二鳍的结构;形成第一栅极堆叠,其中所述第一栅极堆叠在所述第一鳍的栅极表面上,其中所述第一栅极堆叠包括第一介电层、第一覆盖层、第一功函数金属层、第一阻挡层和第一栅电极金属;以及形成第二栅极堆叠,其中所述第二栅极堆叠在所述第二鳍的栅极表面上,其中所述第二栅极堆叠包括第二介电层、第二覆盖层、第二功函数金属层、第二阻挡层和第二栅电极金属,其中所述第一功函数金属层包括给定功函数金属,并且其中所述第二功函数金属层包括所述给定功函数金属,并且其中形成所述第二栅极堆叠包括作为所述给定功函数金属的氧化物来形成所述第二阻挡层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201580051178.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种流媒体信息安全保障方法及系统
- 下一篇:一种通信加密方法及装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





