[实用新型]一种PCIe链路乱序响应包的处理电路有效
| 申请号： | 201521037193.4 | 申请日： | 2015-12-11 |
| 公开（公告）号： | CN205263799U | 公开（公告）日： | 2016-05-25 |
| 发明（设计）人： | 杨海波;袁晓军;王玉欢;李攀;霍卫涛 | 申请（专利权）人： | 中国航空工业集团公司西安航空计算技术研究所 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 商宇科 |
| 地址： | 710065 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种PCIe链路乱序响应包的处理电路，该电路包含TAG添加模块、FIFO组模块、TAG判断及FIFO写入控制模块和FIFO读出控制模块；TAG添加模块与本地设备及处理器相连，所述FIFO组模块分别与TAG判断及FIFO写入控制模块和FIFO读出控制模块相连，TAG判断及FIFO写入控制模块与处理器及FIFO组模块相连，FIFO读出控制模块与本地设备相连。本实用新型有效地避免了PCIe通信过程中，主机回复的响应包乱序问题。 | ||
| 搜索关键词： | 一种 pcie 链路乱序 响应 处理 电路 | ||
【主权项】：
一种PCIe链路乱序响应包的处理电路，其特征在于：该电路包含TAG添加模块、FIFO组模块、TAG判断及FIFO写入控制模块和FIFO读出控制模块；TAG添加模块与本地设备及处理器相连，所述FIFO组模块分别与TAG判断及FIFO写入控制模块和FIFO读出控制模块相连，TAG判断及FIFO写入控制模块与处理器及FIFO组模块相连，FIFO读出控制模块与本地设备相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所，未经中国航空工业集团公司西安航空计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201521037193.4/，转载请声明来源钻瓜专利网。
