[实用新型]纳秒级射频脉冲信号发生器有效
| 申请号： | 201520623933.6 | 申请日： | 2015-08-19 |
| 公开（公告）号： | CN204882863U | 公开（公告）日： | 2015-12-16 |
| 发明（设计）人： | 徐玮;汪泽 | 申请（专利权）人： | 成都九洲迪飞科技有限责任公司 |
| 主分类号： | G01S7/28 | 分类号： | G01S7/28 |
| 代理公司： | 成都立信专利事务所有限公司 51100 | 代理人： | 冯忠亮 |
| 地址： | 610041 四川省成都市高新*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型为纳秒级射频脉冲信号发生器，解决开关调制装置受到射频开关器件本身响应时间的限制，不能实现纳秒级的窄脉冲调制的问题，参考时钟80MHz晶振（1）的输出端连接功分器（2）输入端，功分器的输出端连接FPGA芯片（7）输入端，为FFGA芯片提供参考时钟，功分器的另一输出端连接锁相环（3）的输入端，为锁相环提供参考时钟，锁相环输出2400MHz信号至DDS芯片（4），为DDS芯片提供参考时钟，DDS芯片输出信号至低通滤波器（5）输入端，低通滤波器对DDS芯片产生的杂波信号进行抑制，低通滤波器输出端连接至放大器（6）的输入端，放大器对信号进行放大并最终输出，FPGA芯片与锁相环和DDS芯片连接。 | ||
| 搜索关键词： | 纳秒级 射频 脉冲 信号发生器 | ||
【主权项】：
纳秒级射频脉冲信号发生器，其特征在于参考时钟80MHz晶振（1）的输出端连接功分器（2）输入端，功分器的输出端连接FPGA芯片（7）输入端，为FFGA芯片提供参考时钟，功分器的另一输出端连接锁相环（3）的输入端，为锁相环提供参考时钟，锁相环输出2400MHz信号至DDS芯片（4），为DDS芯片提供参考时钟，DDS芯片输出信号至低通滤波器（5）输入端，低通滤波器对DDS芯片产生的杂波信号进行抑制，低通滤波器输出端连接至放大器（6）的输入端，放大器对信号进行放大并最终输出，FPGA芯片与锁相环和DDS芯片连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都九洲迪飞科技有限责任公司，未经成都九洲迪飞科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520623933.6/，转载请声明来源钻瓜专利网。
