[发明专利]一种带置位和复位信号的复用两数据输入主从型D触发器

摘要

本发明公开了一种带置位和复位信号的复用两数据输入主从型D触发器及其电路实现形式，所述的带置位和复位信号的复用两数据输入主从型D触发器包括数据输入选择电路、主锁存电路和从锁存电路。本电路在数据选择信号的控制下可以实现对两路数据信号选通一路锁存并输出，同时具有置位和复位功能。相比于传统的单数据输入D触发器，本发明能有效节省MOS管的数量，从而减小了芯片面积、控制芯片的制造成本。

主权项

一种带置位和复位信号的复用两数据输入主从型D触发器，其特征在于，包括数字输入选择电路、主锁存电路、从锁存电路以及用于隔离反相的三态门，其中，所述数字输入选择电路包括第一至第五PMOS管以及第一至第五NMOS管，其中，第一PMOS管的栅极连接数据选择控制信号，源极连接电源，漏极连接第三PMOS管的源极；第三PMOS管的栅极连接第二数据输入端，漏极连接第五PMOS管的源极；第二PMOS管的栅极连接第一数据输入端，源极连接电源，漏极连接第四PMOS管的源极；第四PMOS管的栅极连接数据选择控制信号的反相信号，漏极连接第五PMOS管的源极；第五PMOS管的栅极连接时钟信号，漏极连接第五NMOS管的漏极；第五NMOS管的栅极连接时钟信号的反相信号，源极分别连接第三NMOS管的漏极和第四NMOS管的漏极；第三NMOS管的栅极连接第二数据输入端，源极连接第一NMOS管的漏极；第一NMOS管的栅极连接数据选择控制信号的反相信号，源极接地；第四NMOS管的栅极连接数据选择控制信号，源极连接第二NMOS管的漏极；第二NMOS管的栅极连接第一数据输入端，源极接地；所述主锁存电路包括第六至第十PMOS管以及第六至第十NMOS管，其中，第六PMOS管的栅极连接第十PMOS管的漏极，源极连接电源，漏极连接第七PMOS管的源极；第七PMOS管的栅极连接时钟信号的反相信号，漏极分别连接第五NMOS管的漏极和第七NMOS管的漏极；第七NMOS管的栅极连接时钟信号，源极连接第六NMOS管的漏极；第六NMOS管的栅极连接第六PMOS管的栅极，源极接地；第八PMOS管的栅极连接复位信号的反相信号，源极连接电源，漏极分别连接第九PMOS管的源极和第十PMOS管的源极；第九PMOS管的栅极连接第七PMOS管的漏极，漏极连接第六PMOS管的栅极；第十PMOS管的栅极连接置位信号，漏极连接第六PMOS管的栅极；第八NMOS管的栅极连接复位信号的反相信号，漏极连接第六PMOS管的栅极，源极接地；第十NMOS管的栅极连接第七PMOS管的漏极，漏极连接第六PMOS管的栅极，源极连接第九NMOS管的漏极；第九NMOS管的栅极连接置位信号，源极接地；所述从锁存电路包括第十三至第十七PMOS管以及第十三至第十七NMOS管，其中，第十三PMOS管的栅极连接复位信号，源极连接电源，漏极分别连接第十六PMOS管的漏极、第十三NMOS管的漏极和第十四NMOS管的漏极；第十四PMOS管的栅极连接置位信号的反相信号，源极连接电源，漏极连接第十五PMOS管的源极；第十五PMOS管的栅极连接输出端，漏极连接第十六PMOS管的源极；第十六PMOS管的栅极连接时钟信号；第十三NMOS管的栅极连接置位信号的反相信号，源极分别连接第十五NMOS管的源极和第十六NMOS管的漏极；第十六NMOS管的栅极连接复位信号，源极接地；第十四NMOS管的栅极连接时钟信号的反相信号，源极连接第十五NMOS管的漏极；第十五NMOS管的栅极连接输出端；第十七PMOS管的栅极分别连接第十三PMOS管的漏极和第十七NMOS管的栅极，源极连接电源，漏极连接输出端；第十七NMOS管的漏极连接输出端，源极接地；所述三态门的输入端连接第十PMOS管的漏极，输出端连接第十三PMOS管的漏极。