[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路

摘要

本发明公开了一种移位寄存器及其驱动方法、栅极驱动电路，以解决现有技术的移位寄存器的输出信号的脉冲宽度无法灵活调节的问题。所述移位寄存器，包括：输入模块，与触发信号线、第一时钟信号线和第一节点电连接，用于控制触发信线提供的触发信号是否输出到第一节点；控制模块，与第一节点、第二节点、第一时钟信号线、第二时钟信号线和导通信号线电连接，用于控制导通信号是否输出到第二节点；输出模块，与第一节点、第二节点、高电平信号线、低电平信号线和驱动信号输出线电连接，用于响应于第一节点和第二节点的信号，选择高电平信号或低电平信号作为驱动信号并提供至驱动信号输出线。从而实现根据触发信号灵活调整输出信号的脉冲宽度。

主权项

1.一种移位寄存器，其特征在于，包括：输入模块，与提供触发信号的触发信号线、提供第一时钟信号的第一时钟信号线和第一节点电连接，用于控制所述触发信号线提供的触发信号是否输出到所述第一节点；控制模块，与所述第一节点、第二节点、所述第一时钟信号线、提供第二时钟信号的第二时钟信号线和提供导通信号的导通信号线电连接，用于控制所述导通信号线提供的导通信号是否输出到所述第二节点；输出模块，与所述第一节点、所述第二节点、提供高电平信号的高电平信号线、提供低电平信号的低电平信号线和输出驱动信号的驱动信号输出线电连接，用于响应于所述第一节点和所述第二节点的信号，选择所述高电平信号线提供的高电平信号或所述低电平信号线的低电平信号作为所述驱动信号并提供至所述驱动信号输出线；所述输入模块包括第一晶体管；所述第一晶体管的栅极电连接所述第一时钟信号线，所述第一晶体管的漏极电连接所述第一节点，所述第一晶体管的源极电连接所述触发信号线，其中，所述触发信号线中输入的触发信号的脉冲宽度大于或等于两倍的栅扫描时长；所述控制模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容；所述第二晶体管的栅极电连接所述第一节点，所述第二晶体管的源极电连接所述第一时钟信号线，所述第二晶体管的漏极电连接所述控制模块内部的第三节点；所述第三晶体管的栅极电连接所述第一时钟信号线，所述第三晶体管的源极、所述第四晶体管的源极和所述第一电容的第一端电连接所述导通信号线，所述第三晶体管的漏极、所述第一电容的第二端和所述第五晶体管的栅极电连接所述第三节点；所述第四晶体管的栅极电连接所述第二时钟信号线，所述第四晶体管的漏极电连接所述第五晶体管的源极；所述第五晶体管的漏极电连接所述第二节点。