[发明专利]超结半导体器件及其制造方法在审
| 申请号: | 201510889366.3 | 申请日: | 2015-12-04 |
| 公开(公告)号: | CN105489498A | 公开(公告)日: | 2016-04-13 |
| 发明(设计)人: | 童亮 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/331;H01L29/06;H01L29/739;H01L29/78 |
| 代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;张靖琳 |
| 地址: | 310012 浙江省杭州市*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 公开了超结半导体器件及其制造方法。该超结半导体器件包括:半导体衬底;位于半导体衬底上的堆叠的多个第一外延半导体层;分别位于多个第一外延半导体层中的多个第二外延半导体层;位于最顶部的第一外延半导体层中的体区;位于体区中的源区;以及位于体区上方的栅极叠层,栅极叠层至少位于在源区和最顶部的第二外延半导体层之间的区域,包括栅极电介质和栅极导体,栅极电介质夹在栅极导体和体区之间,其中,多个第二外延半导体层分别填充多个第一外延半导体层中的沟槽,并且彼此连接成半导体柱作为电荷补偿区。该方法通过改进电荷补偿区的制造工艺实现简化制造工艺和改善电性能。 | ||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
一种超结半导体器件的制造方法,包括:在半导体衬底上形成堆叠的多个第一外延半导体层,所述多个第一外延半导体层分别为第一掺杂类型,所述半导体衬底作为漏区;在所述多个第一外延半导体层中,分别形成多个第二外延半导体层,所述多个第二外延半导体层分别为第二掺杂类型;在最顶部的第一外延半导体层中,形成第二掺杂类型的体区;在所述体区中形成第一掺杂类型的源区;以及在所述体区上方,至少在所述源区和最顶部的第二外延半导体层之间的区域形成栅极叠层,所述栅极叠层包括栅极电介质和栅极导体,使得所述栅极电介质夹在所述栅极导体和所述体区之间,其中,所述多个第二外延半导体层分别填充所述多个第一外延半导体层中的沟槽,并且彼此连接成半导体柱作为电荷补偿区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510889366.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





