[发明专利]用以改善在处理器中重新执行加载的装置与方法

摘要

一装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示，其中规定的加载微指令包括根据x86特定总线周期的执行所产生的加载指令。第二保留站耦接至保留总线，且在第一加载微指令派送的第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令以进行执行，且若在保留总线上指示了，第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。

主权项

一种用以改善在一乱序处理器重新执行加载的装置，其特征在于，所述装置包括：第一保留站，用以派送第一加载微指令，以及若所述第一加载微指令是指示从多个规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，用以在保留总线进行侦测和指示，其中所述规定的加载微指令包括根据x86特定总线周期的执行所产生的加载指令；第二保留站，耦接至所述保留总线，且在所述第一加载微指令派送后的第一数量的时钟周期之后，用以派送和所述第一加载微指令相依的一或多个新的微指令以进行执行，以及若在所述保留总线上指示了，所述第一加载微指令是所述规定的加载微指令，所述第二保留站用以缓存所述一或多个新的微指令的派送，直到所述第一加载微指令取得所述操作数。