[发明专利]用无边界接触技术制造集成电子器件尤其是CMOS器件的方法在审

专利信息
申请号: 201510834274.5 申请日: 2015-11-25
公开(公告)号: CN106206439A 公开(公告)日: 2016-12-07
发明(设计)人: S·保利洛;G·塔利亚布埃;S·D·马里亚尼 申请(专利权)人: 意法半导体股份有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;张昊
地址: 意大利阿格*** 国省代码: 意大利;IT
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及用无边界接触技术制造集成电子器件尤其是CMOS器件的方法。为了制造集成电子器件(5),第一材料的保护层(20)形成在具有不平坦表面(6)的主体(3,6)上方;第二材料的介电层(22)形成在保护层上方,第二材料相对于第一材料可被选择性地蚀刻;第三材料的中间层(23)形成在第一介电层上方,第三材料相对于第二材料可被选择性地蚀刻;第四材料的第二介电层(24)形成在中间层上方,第四材料相对于第三材料可被选择性地蚀刻;通孔(35)形成为穿过第二介电层、中间层、第一介电层和保护层;以及导电材料的电接触件(4)形成在通孔中。
搜索关键词: 边界 接触 技术 制造 集成 电子器件 尤其是 cmos 器件 方法
【主权项】:
一种用于制造集成电子器件(5)的方法,包括:在具有不平坦表面(6)的主体(3,6)上形成第一材料的保护层(20);在所述保护层上形成第二材料的第一介电层(22),所述第二材料相对于所述第一材料是选择性地可蚀刻的;在所述第一介电层上形成第三材料的中间层(23),所述第三材料相对于所述第二材料是选择性地可蚀刻的;在所述中间层上形成第四材料的第二介电层(24),所述第四材料相对于所述第三材料是选择性地可蚀刻的;形成穿过所述第二介电层、所述中间层、所述第一介电层和所述保护层的通孔(35);以及在所述通孔中形成导电材料的电接触件(40)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510834274.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top