[发明专利]用无边界接触技术制造集成电子器件尤其是CMOS器件的方法在审
| 申请号: | 201510834274.5 | 申请日: | 2015-11-25 |
| 公开(公告)号: | CN106206439A | 公开(公告)日: | 2016-12-07 |
| 发明(设计)人: | S·保利洛;G·塔利亚布埃;S·D·马里亚尼 | 申请(专利权)人: | 意法半导体股份有限公司 |
| 主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张昊 |
| 地址: | 意大利阿格*** | 国省代码: | 意大利;IT |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本公开涉及用无边界接触技术制造集成电子器件尤其是CMOS器件的方法。为了制造集成电子器件(5),第一材料的保护层(20)形成在具有不平坦表面(6)的主体(3,6)上方;第二材料的介电层(22)形成在保护层上方,第二材料相对于第一材料可被选择性地蚀刻;第三材料的中间层(23)形成在第一介电层上方,第三材料相对于第二材料可被选择性地蚀刻;第四材料的第二介电层(24)形成在中间层上方,第四材料相对于第三材料可被选择性地蚀刻;通孔(35)形成为穿过第二介电层、中间层、第一介电层和保护层;以及导电材料的电接触件(4)形成在通孔中。 | ||
| 搜索关键词: | 边界 接触 技术 制造 集成 电子器件 尤其是 cmos 器件 方法 | ||
【主权项】:
一种用于制造集成电子器件(5)的方法,包括:在具有不平坦表面(6)的主体(3,6)上形成第一材料的保护层(20);在所述保护层上形成第二材料的第一介电层(22),所述第二材料相对于所述第一材料是选择性地可蚀刻的;在所述第一介电层上形成第三材料的中间层(23),所述第三材料相对于所述第二材料是选择性地可蚀刻的;在所述中间层上形成第四材料的第二介电层(24),所述第四材料相对于所述第三材料是选择性地可蚀刻的;形成穿过所述第二介电层、所述中间层、所述第一介电层和所述保护层的通孔(35);以及在所述通孔中形成导电材料的电接触件(40)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510834274.5/,转载请声明来源钻瓜专利网。
- 上一篇:嵌入逻辑电路的快闪存储器的制作方法
- 下一篇:形成半导体器件的互连结构的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





