[发明专利]阵列基板行驱动电路、阵列基板及液晶显示器件

摘要

本发明涉及一种阵列基板行驱动电路包括M个GOA单元，其中，所述单个GOA单元包括：第一薄膜晶体管至第八薄膜晶体管、第一电容和第二电容，并设置有输入端、第一输出端至第二输出端、第一时钟信号端至第三时钟信号端、高电平端、低电平端、节点A以及节点B;所述第n-1个GOA单元的第一输出端与第n个GOA单元的输入端相连，n为2至M的自然数；第一级GOA单元输入端接入由IC提供的开启信号STV。还涉及一种阵列基板及液晶显示器件。与现有技术相比，能为大多数像素电路提供所有必需的GOA信号，降低成本和功耗，且节省空间，利于做窄边框的平板显示产品，另外GOA电路产生的信号更加稳定。

主权项

一种阵列基板行驱动电路，包括M个GOA 单元，其中，所述单个GOA单元包括：第一薄膜晶体管至第八薄膜晶体管（T1～T8）、第一电容和第二电容（C1～C2），并设置有输入端、第一输出端、第一时钟信号端至第三时钟信号端、高电平端、低电平端、节点A以及节点B;所述第n‑1个GOA单元的第一输出端与第n个GOA单元的输入端相连，n为2 至M 的自然数；第一级GOA单元输入端接入由IC提供的开启信号STV，其特征在于：所述单个GOA单元中还设置有第二输出端；所述第一薄膜晶体管T1串联在输入端SACAN_IN与节点A之间，其栅极与第一时钟信号端CK1连接；所述第二薄膜晶体管T2串联在节点A与高电平端VGH之间，其栅极通过第一电容C1与第一时钟信号端CK1连接；所述第三薄膜晶体管T3串联在所述第二薄膜晶体管T2的栅极与高电平端VGH之间，其栅极与节点A连接；所述第四薄膜晶体管T4串联在节点B与低电平端VGL之间，其栅极与第三时钟信号端CK3连接；在低电平端VGL与高电平端VGH之间依次接入第五薄膜晶体管T5和第六薄膜晶体管T6，其中，第五薄膜晶体管T5和第六薄膜晶体管T6之间的节点设置为第二输出端EM_OUT，所述第五薄膜晶体管T5的栅极通过节点B与所述第二薄膜晶体管T2的栅极连接，所述第六薄膜晶体管T6的栅极与节点A连接；在所述第二时钟信号端CK2与高电平端VGH之间依次接入第七薄膜晶体管T7和第八薄膜晶体管T8，所述第七薄膜晶体管T7的栅极与节点A连接，所述第八薄膜晶体管T8的栅极与节点B连接，其中，第七薄膜晶体管T7和第八薄膜晶体管T8之间的节点设置为第一输出端SCAN_OUT，第二电容C2并联在第七薄膜晶体管T7的栅极和第一输出端SCAN_OUT之间。