[发明专利]DTMB中基于三级流水线的高速QC-LDPC编码器

摘要

本发明提供了一种DTMB中基于三级流水线的高速QC-LDPC编码器，该编码器包括1个I型后向迭代电路、1个高密度矩阵与向量的乘法器和1个II型后向迭代电路。高密度矩阵与向量的乘法器实现高密度矩阵与向量的乘法运算，I型和II型后向迭代电路都实现后向迭代运算。整个编码过程划分为3级流水线。本发明提供的DTMB系统中4/5码率高速QC-LDPC编码器具有结构简单、成本低、吞吐量大等优点。

主权项

一种DTMB中基于三级流水线的高速QC‑LDPC编码器，4/5码率QC‑LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝11，t＝59，b＝127，e＝t‑c＝48，校验矩阵H通过行列交换变换成近似下三角形状，可划分为6个子矩阵，$H=\left[\begin{array}{ccc}A& B& T\\ C& D& E\end{array}\right],$A是由9×48个b×b阶循环矩阵构成，B是由9×2个b×b阶循环矩阵构成，下三角矩阵T是由9×9个b×b阶循环矩阵构成，C是由2×48个b×b阶循环矩阵构成，D是由2×2个b×b阶循环矩阵构成，E是由2×9个b×b阶循环矩阵构成，Φ＝(ET^‑1B+D)^‑1是由2×2个b×b阶循环矩阵构成，Φ_j是由Φ^T的第j块列中所有循环矩阵生成多项式构成的2×b阶矩阵，其中，上标^T和^‑1分别表示转置和逆，1≤j≤2，$Q=\left[\begin{array}{ccc}A& T& 0\\ C& E& I\end{array}\right]$是由11×59个b×b阶循环矩阵Q_j,k构成，其中，I是单位矩阵，0是全零矩阵，1≤j≤11，1≤k≤59，非零循环矩阵Q_j,k相对于b×b阶单位矩阵的循环右移位数是s_j,k，其中，0≤s_j,k<b，Y＝[A B T]是由9×59个b×b阶循环矩阵Y_j,k构成，其中，1≤j≤9，1≤k≤59，非零循环矩阵Y_j,k相对于b×b阶单位矩阵的循环右移位数是s_j,k，其中，0≤s_j,k<b，A和C对应信息向量a，矩阵B和D对应一部分校验向量p_x，矩阵T和E则对应余下的校验向量p_y，校验向量p＝(p_x,p_y)，以b比特为一段，信息向量a被等分为48段，即a＝(a₁,a₂,…,a₄₈)，校验向量p被等分为11段，即p＝(p₁,p₂,…,p₁₁)，p_x＝(p₁,p₂)，p_y＝(p₃,p₄,…,p₁₁)，向量q被等分为9段，即q＝(q₁,q₂,…,q₉)，向量x被等分为2段，即x＝(q_10,q₁₁)，[q x]＝(q₁,q₂,…,q₁₁)，其特征在于，所述编码器包括以下部件：I型后向迭代电路，由59个b比特寄存器R_1,1,R_1,2,…,R_1,59和11个多输入模2加法器A_1,1,A_1,2,…,A_1,11组成，用于计算向量q和x；高密度矩阵与向量的乘法器，由2个查找表L_1,L₂、4个127比特寄存器R_2,1,R_2,2,…,R_2,4和2个127位二输入异或门X_2,1,X_2,2组成，用于计算部分校验向量p_x，查找表L₁,L₂分别存储可变的2比特向量与固定的矩阵Φ₁,Φ₂的所有可能乘积；II型后向迭代电路，由59个b比特寄存器R_3,1,R_3,2,…,R_3,59和9个多输入模2加法器A_3,1,A_3,2,…,A_3,9组成，用于计算部分校验向量p_y，从而得到校验向量p＝(p_x,p_y)。