[发明专利]一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

摘要

本发明公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，输入模块控制第一节点的电位；第一复位模块控制第一节点的电位；第二复位模块控制驱动信号输出端的电位；第一输出模块在第一节点的控制下控制驱动信号输出端的电位；第二输出模块在第二节点的控制下控制驱动信号输出端的电位；下拉驱动模块在第一节点和第二节点的电位。由于节点控制信号端的节点控制信号可以消除由第一时钟信号变化引起的第一节点上的噪声，因此可以提高该移位寄存器的输出稳定性。

主权项

1.一种移位寄存器，其特征在于，包括：输入模块、第一复位模块、第二复位模块、第一输出模块、第二输出模块和下拉驱动模块；其中，所述输入模块的第一端与输入信号端相连，第二端与第一节点相连；所述输入模块用于在所述输入信号端的控制下，控制所述第一节点的电位；所述第一复位模块的第一端与参考信号端相连，第二端与第一复位控制信号端相连，第三端与所述第一节点相连；所述第一复位模块用于在所述第一复位控制信号端的控制下，将所述参考信号端的参考信号提供给所述第一节点；所述第二复位模块的第一端与第二复位控制信号端相连，第二端与所述参考信号端相连，第三端与驱动信号输出端相连；所述第二复位模块用于在所述第二复位控制信号端的控制下，将所述参考信号提供给所述驱动信号输出端；其中，所述第一复位控制信号端的信号比所述第二复位控制信号端的信号延迟大于0且小于1个脉冲宽度；所述第一输出模块的第一端与第一时钟信号端相连，第二端与所述第一节点相连，第三端与所述驱动信号输出端相连；所述第一输出模块用于在所述第一节点的控制下，将所述第一时钟信号端的第一时钟信号提供给所述驱动信号输出端；所述第二输出模块的第一端与所述参考信号端相连，第二端与第二节点相连，第三端与所述驱动信号输出端相连；所述第二输出模块用于在所述第二节点的控制下，将所述参考信号提供给所述驱动信号输出端；所述下拉驱动模块的第一端与节点控制信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连；所述下拉驱动模块用于在所述第一节点的电位为第一电位时，控制所述第二节点的电位为第二电位，在所述第二节点的电位为第一电位时，控制所述第一节点的电位为第二电位；所述下拉驱动模块，包括：第六开关晶体管、第七开关晶体管、第八开关晶体管、第九开关晶体管和第十开关晶体管；其中，所述第六开关晶体管，其栅极和源极均与所述节点控制信号端相连，漏极分别与所述第七开关晶体管的栅极和所述第九开关晶体管的源极相连；所述第七开关晶体管，其源极与所述节点控制信号端相连，漏极与所述第二节点相连；所述第八开关晶体管，其栅极与所述第二节点相连，源极与所述第一节点相连，漏极与所述参考信号端相连；所述第九开关晶体管，其栅极与所述第一节点相连，漏极与所述参考信号端相连；所述第十开关晶体管，其栅极与所述第一节点相连，源极与所述第二节点相连，漏极与所述参考信号端相连；当所述输入信号端的有效脉冲信号为高电位信号时，所述第一电位为高电位，所述第二电位为低电位；当所述输入信号端的有效脉冲信号为低电位信号时，所述第一电位为低电位，所述第二电位为高电位；所述节点控制信号端的节点控制信号用于消除由所述第一时钟信号变化引起的所述第一节点上的噪声；或者，所述下拉驱动模块还包括：与所述输入信号端相连的第五端，与所述驱动信号输出端相连的第六端，以及与第三时钟信号端相连的第七端；所述下拉驱动模块，包括：第六开关晶体管、第七开关晶体管、第八开关晶体管、第十一开关晶体管、第十二开关晶体管、第十三开关晶体管、第十四开关晶体管和第十五开关晶体管；其中，所述第六开关晶体管，其栅极和源极均与所述节点控制信号端相连，漏极分别与所述第七开关晶体管的栅极、所述第十一开关晶体管的源极和所述第十二开关晶体管的源极相连；所述第七开关晶体管，其源极与所述节点控制信号端相连，漏极与所述第二节点相连；所述第八开关晶体管，其栅极与所述第二节点相连，源极所述第一节点相连，漏极与所述参考信号端相连；所述第十一开关晶体管，其栅极与所述驱动信号输出端相连，漏极与所述参考信号端相连；所述第十二开关晶体管，其栅极与所述输入信号端相连，漏极与所述参考信号端相连；所述第十三开关晶体管，其栅极与所述输入信号端相连，源极所述第二节点相连，漏极与所述参考信号端相连；所述第十四开关晶体管，其栅极与所述驱动信号输出端相连，源极与所述第二节点相连，漏极与所述参考信号端相连；所述第十五开关晶体管，其栅极与所述第三时钟信号端相连，源极所述驱动信号输出端相连，漏极与所述参考信号端相连。