[发明专利]一种双金属栅极结构的制备方法在审
申请号: | 201510624054.X | 申请日: | 2015-09-27 |
公开(公告)号: | CN105336693A | 公开(公告)日: | 2016-02-17 |
发明(设计)人: | 刘春文 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种双金属栅极结构的制备方法,包括:步骤S1:设置具有NMOS之第一区域和PMOS之第二区域的半导体衬底;步骤S2:在具有NMOS之第一区域和PMOS之第二区域的半导体衬底上设置栅极介电层和第一栅极金属层,且第一栅极金属层为PMOS功能函数金属;步骤S3:在第一栅极金属层上设置遮挡层,并去除位于NMOS之第一区域上的遮挡层;步骤S4:以第二区域上的遮挡层为掩膜,在第一区域上离子注入金属铝,并随后去除位于第二区域上的遮挡层;步骤S5:进行退火工艺,使得第一区域上形成第二栅极金属层。通过本发明简化了形成双金属栅极结构的工艺,避免了对栅极介电层的刻蚀,从而提高了所形成的半导体器件的电学性能。 | ||
搜索关键词: | 一种 双金属 栅极 结构 制备 方法 | ||
【主权项】:
一种双金属栅极结构的制备方法,其特征在于,所述双金属栅极结构的制备方法,包括:执行步骤S1:设置具有NMOS之第一区域和PMOS之第二区域的半导体衬底;执行步骤S2:在具有NMOS之第一区域和PMOS之第二区域的半导体衬底上依次设置栅极介电层和第一栅极金属层,且所述第一栅极金属层为所述第二区域之PMOS功能函数金属(Work Function Metal);执行步骤S3:在所述第一栅极金属层上设置遮挡层,并去除位于所述NMOS之第一区域上的遮挡层;执行步骤S4:以第二区域上的遮挡层为掩膜,在第一区域上离子注入金属铝,并随后去除位于第二区域上的遮挡层;执行步骤S5:进行退火工艺,使得所述第一区域上形成所需的第二栅极金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510624054.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体芯片及其制作方法
- 下一篇:一种制作半导体器件的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造