[发明专利]一种CMOS开关电路

摘要

本发明属于集成电路技术领域，具体为一种具有低插入损耗、高隔离度、低输入输出反射系数的CMOS单刀双掷收发开关，包括接收开关和发射开关。本发明采用深N阱技术，所述的全部晶体管的体都与地相连接，N阱都与电源电压相连接，从而最小化体与基质之间的电容；本发明采用电感匹配技术在三个端口实现阻抗匹配；本发明采用全部晶体管的栅极和衬底都串联电阻。本发明所提供的CMOS单刀双掷收发开关能有效降低射频信号的泄漏，降低开关的插入损耗，同时能够增大开关的隔离度。本发明所述的CMOS单刀双掷收发开关能够在1.8V低电压下，工作在0～20GHz，可集成到片上系统Soc或专用集成电路ASCI等。

主权项

1.一种CMOS单刀双掷(SPDT)开关，其特征在于由Port 1端口、Port 2端口、Port 3端口、V1端口、V2端口和地线组成，其中Port 1端口为天线端，Port 2端口为射频信号输出端，Port 3端为射频信号输入端，V1端、V2端均为模式控制端；所述CMOS单刀双掷(SPDT)开关工作在DC～20GHz频带；包含与所述的天线进行通信的接收开关；以及与所述天线进行通信的发射开关，其中，所述接收开关与发射开关包括多个晶体管，多个片上电感，多个片上电阻，晶体管包括M1、M2、M3、M4、M5与M6，片上电感包括LS1、LS2、LS3，片上电阻包括Rg1、Rg2、Rg3、Rg4、Rg5、Rg6、Rb1、Rb2、Rb3、Rb4、Rb5与Rb6，两个开关的晶体管M1与M2的漏极皆与片上电感LS1相连，LS1另一端与Port 1天线端口相连，其中两个开关晶体管M1、M2的栅极分别与片上电阻Rg1、Rg2连接，这两个片上电阻另一端分别连接到V1、V2模式控制端；两个开关晶体管M1、M2的源端分别与LS2、LS3片上电感相连，所述的LS2、LS3片上电感另一端分别与Port 2、Port 3端口相连；在LS2与M1源端之间，经过两个并联的M3、M4连接到地；其中M3、M4的漏端同时连接到M1的源端，M3、M4的栅极分别与片上电阻Rg3、Rg4相连接，这两个片上电阻的另一端一起连接到V2模式控制端；在LS3与晶体管M2源端之间，经过两个并联的晶体管M5与M6连接到地；其中M5与M6的漏端同时连接到M2的源端，M5与M6的栅极分别与片上电阻Rg5、Rg6相连接，这两个片上电阻的另一端一起连接到V1模式控制端；两个开关晶体管M1、M2的衬底分别与阻值相同的Rb1、Rb2片上电阻相连，两个电阻另一端皆连接到地；两个并联晶体管M3、M4的衬底分别与阻值相同的Rb3、Rb4片上电阻相连，两个电阻另一端皆连接到地；两个并联晶体管M5、M6的衬底分别与阻值相同的Rb5、Rb6片上电阻相连，两个电阻另一端皆连接到地。