[发明专利]用以降低位线复原时间的非易失性存储器装置及编程方法有效
| 申请号： | 201510587594.5 | 申请日： | 2015-09-16 |
| 公开（公告）号： | CN106373608B | 公开（公告）日： | 2019-08-09 |
| 发明（设计）人： | 铃木淳弘;李致维;古绍泓 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/10 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 曹玲柱 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于降低非易失性存储器装置的位线复原时间的方法与装置。在一示范实施例中，一非易失性存储器装置包括非易失性存储单元的三维阵列，此三维阵列包括数个区块，每一区块包括数条NAND串，每一NAND串耦接至一位线与数条字线，数条字线与数条NAND串正交地排列，并在数条NAND串的表面与数条字线之间的交叉点处建立数个存储单元，且一第一组放电晶体管设置在三维阵列的一边缘处，并耦接至一对应的位线，用于位线放电，且一第二组放电晶体管设置成使位线电位的一第一部分通过第一放电晶体管放电，并使一第二部分通过第二组放电。 | ||
| 搜索关键词： | 用以 降低 复原 时间 非易失性存储器 装置 编程 方法 | ||
【主权项】：
1.一种非易失性存储器装置，其特征在于，包括：多个非易失性存储单元的一三维阵列，该三维阵列包括：多个区块，各该区块包括：(1)该些非易失性存储单元的多个NAND串，该多个NAND串耦接至一位线；(2)一条或更多条字线，该一条或更多条字线与该些NAND串正交地排列，该一条或更多条字线在该些NAND串的表面与该一条或更多条字线之间的交叉点处建立起该些非易失性存储单元；一第一组放电晶体管，该第一组放电晶体管设置在该三维阵列的一边缘处并耦接至一对应的位线，该第一组放电晶体管用于位线放电；以及一第二组放电晶体管，该第二组放电晶体管包括一个或更多个放电晶体管，该第二组放电晶体管设置成使得一位线电位的一第一部分通过该第一组放电晶体管放电，且使该位线电位的一第二部分通过该第二组放电晶体管放电。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510587594.5/，转载请声明来源钻瓜专利网。
