[发明专利]一种带有清除杂质功能的抗辐照的串并转换装置有效
申请号: | 201510575957.3 | 申请日: | 2015-09-11 |
公开(公告)号: | CN105162473B | 公开(公告)日: | 2019-01-08 |
发明(设计)人: | 朱勤辉;张林;窦延军;张春秋 | 申请(专利权)人: | 江苏万邦微电子有限公司 |
主分类号: | H03M9/00 | 分类号: | H03M9/00;B01D46/54 |
代理公司: | 南京源古知识产权代理事务所(普通合伙) 32300 | 代理人: | 马晓辉 |
地址: | 210024 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种带有清除杂质功能的抗辐照的串并转换装置,包括串并转换电路,所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围,另外所述的清除杂质设备含有第一中空罩体与安装在第一中空罩体中的第二中空罩体,所述的第一中空罩体中安装有马达,所述的马达的马达轴上安装着第一进气扇,所述的第一中空罩体的一头是入风口,所述的第一中空罩体的另一头是颗粒杂质导出口,所述的颗粒杂质导出口上罩着带有网孔的盖体,这样的结构避免了现有技术的杂质颗粒物往往会附着在串转并电路中而会对串转并电路的性能带来不好的影响的缺陷。 | ||
搜索关键词: | 一种 带有 清除 杂质 功能 辐照 转换 装置 | ||
【主权项】:
1.一种带有清除杂质功能的抗辐照的串并转换装置,包括串并转换电路,所述的串并转换电路安放在清除杂质设备中,所述的串并转换电路的器件源区用环形栅包围,另外所述的清除杂质设备含有第一中空罩体与安装在第一中空罩体中的第二中空罩体,所述的第一中空罩体中安装有马达,所述的马达的马达轴上安装着第一进气扇,所述的第一中空罩体的一头是入风口,所述的第一中空罩体的另一头是颗粒杂质导出口,所述的颗粒杂质导出口上罩着带有网孔的盖体,所述的第二中空罩体的一头是入风口,另外所述的第二中空罩体的入风口位置套绕着反渗透膜,所述的第二中空罩体上还设有出风口,所述的出风口透过所述的第一中空罩体,另外所述的第二中空罩体中安装着为马达启动的第二进气扇,所述的第二进气扇与反渗透膜都安装于马达的马达轴上,另外第二进气扇设置在马达与反渗透膜间,所述的串并转换电路安装在第二中空罩体内,所述的串并转换电路包括TTL接口,所述的TTL接口带有时钟信号引脚、第一控制信号SEL引脚以及TTL信号的数据DATA的输入引脚,所述的TTL接口同26bit的串行移位寄存器相连接,所述的26bit的串行移位寄存器同26bit的数据锁存器相连接,所述的26bit的串行移位寄存器包括依次顺序相连的2位移位寄存器、第一12位移位寄存器和第二12位移位寄存器,而26bit的数据锁存器包括依次顺序相连的2位数据锁存器、第一12位数据锁存器和第二12位数据锁存器,所述的26bit的串行移位寄存器受第二控制信号DARY的控制,所述的2位移位寄存器、第一12位移位寄存器和第二12位移位寄存器分别同2位数据锁存器、第一12位数据锁存器和第二12位数据锁存器相连接,所述的第一12位数据锁存器和第二12位数据锁存器还同12bit的2选1选择器相连接,所述的12bit的2选1选择器受第三控制信号T_R的控制,所述的12bit的2选1选择器还同差分驱动器相连接,另外所述的2位数据锁存器还通过与门同差分驱动器相连接,所述的串并转换电路将输入的0V~5V串行数据经过TTL接口,转换为并行数据,再通过差分驱动器电压转换,输出0V~‑5V的互补信号,具体说来如下:第一控制信号SEL用于控制数据接收或者数据保持,即SEL为高电平时,电路处于数据保持状态,不接收新的数据;SEL为低电平时,电路处于数据接收状态,在时钟信号CLK的下降沿接收TTL信号的数据DATA的输入引脚的数据,串行移位寄存器进行相应的移位操作;在第二控制信号DARY的上升沿,将串行移位寄存器内的数据加载到数据锁存器中,电路输出新的数据;第三控制信号T_R用于选择输出发射和接收状态的转换控制信号:T_R为高电平时,选择输出第一12位数据锁存器中的A1~A12数据;T_R为低电平时,选择输出第二12位数据锁存器中的B1~B12数据;输出信号包括有S1~S12,rf_sw1,rf_sw2,而S1~S12,rf_sw1,rf_sw2都是经过电压转换后的‑5V~0V信号,每个输出由一组互补信号组成,即S1信号由S1[+]和S1[‑]组成…;其中S1~S12的[+]信号与C1~C12同相,S1~S12的[‑]信号则是反相位,即C1为高电平,则S1[+]=0V,S1[‑]= ‑5V…,rf_sw1是T_R信号对应的互补信号输出; rf_sw2是串行数据的第一位ST0数据,第二位ST1数据经过与门后的互补信号输出,ST0和ST1是对应的串行输入信号的第一位信号T0,第二位信号T1的正常电压驱动输出,其特征在于:所述的串并转换电路为正向设计,工艺上采用晶园1.2um SPDM N+衬底N‑外延的P阱 CMOS工艺,电路工作电压为±5V,即采用晶园1.2um SPDM N‑衬底的P阱 CMOS工艺,串并转换电路的PCM器件静态耐压为N_BVd=13V,P_BVd=14V,PMOS管的动态耐压到12V;外延层厚度的选取采用常规的N+衬底N‑外;而在版图上对所有的MOS器件进行了抗辐照的构造,即所有MOS器件采用环形栅或者Poly包源漏直栅结构,且由于采用环形栅,故内部的所有MOS器件的W增大,L仍采用1.2um,典型尺寸设计如下:NMOS典型尺寸为24u/1.2um,PMOS典型尺寸为50u/1.2um。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏万邦微电子有限公司,未经江苏万邦微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510575957.3/,转载请声明来源钻瓜专利网。