[发明专利]高精度IRIG‑B（AC）码解调方法及装置

摘要

本发明涉及用于发射场以及电力系统等领域的B码授时技术，具体为一种高精度IRIG‑B（AC）码解调方法及装置。解决了目前解调交流B码存在延迟无法克服的技术问题。一种高精度IRIG‑B（AC）码解调装置，包括IRIG‑B（AC）码交流输入端口、滤波器、模数转换芯片、FPGA系统以及串口芯片和BNC端子；所述FPGA系统包括交流信号解调模块、直流信号解码模块、串口输出模块和秒脉冲产生模块。本发明提前测量出B码的准秒脉冲与输入B码的帧头之间的时间间隔，提前计算出需要延时的时间，然后以恒温晶振产生的时钟作为计数的基准，在下一秒输出脉冲信号。每一个输出的秒脉冲只与上一秒检测到的帧头有关，与其他信号无关。

主权项

一种高精度IRIG‑B(AC)码解调方法，其特征在于，包括如下步骤：(1)、通过FPGA将解码器接收到的IRIG‑B(AC)码转换成IRIG‑B(DC)码；(2)、采用FPGA对IRIG‑B(DC)码进行解调，提取时间信息与输出秒脉冲；所述提取时间信息和输出秒脉冲包括如下步骤：(a)首先判断IRIG‑B(DC)码码元的脉冲宽度，依据脉冲宽度对码元进行赋值，当检测到两个连续的P码即两个连续的8毫秒脉冲时，判断第二个脉冲信号为IRIG‑B(DC)码码元中的帧头；(b)FPGA内部程序依据后续码元的脉冲宽度与码元在该帧数据中的位置按照IRIG‑B(DC)码的格式提取出二进制表示的时间信息，将二进制转换为8421BCD格式之后对时间信息加2秒处理；(c)当FPGA检测到IRIG‑B(DC)码的第n‑1个帧头刚结束时，计数器对码元的上升沿开始计数，当计数结果为99时，即捕捉到IRIG‑B(DC)码第n个帧头，FPGA输出一个脉冲信号，这个信号就是准秒脉冲；(d)根据预先测得的准秒脉冲上升沿与IRIG‑B(DC)码标准帧头上升沿之间的时间间隔Td秒，FPGA在获取到准秒脉冲之后，又经过1‑Td秒间隔后输出一个秒脉冲，即输出的秒脉冲与输入IRIG‑B(DC)码的第n+1个帧头的上升沿保持同步，与此同时在步骤b中获取的时间信息与秒脉冲同步输出，从而完成对IRIG‑B(AC)码的解调。