[发明专利]集成电路及其具自我静电保护的输出缓冲器

摘要

一种集成电路及其具自我静电保护的输出缓冲器，该集成电路包含多个输出缓冲器，多个输出缓冲器连接至多个输出接垫与内部集成电路单元之间，各该输出缓冲器包含：一标准MOS元件区域，包含有多个第一MOS元件，各该第一MOS元件的栅极区共同连接至该内部集成电路；以及一静电防护增强型MOS元件区域，包含有多个第二MOS元件，各该第二MOS元件的栅极区共同连接至该内部集成电路；其中各该第二MOS元件漏极区的接触层一侧与其多晶硅区最近的一长侧的间距大于各该第一MOS元件的漏极区的接触层一侧与其多晶硅区最近的一长侧的间距；各该第二MOS元件的漏极区的杂质掺杂区下方形成有一相异极性杂质的掺杂区，以降低金氧半元件的触发电压，加速导通以快速排除静电。

主权项

一种集成电路，包括一内部集成电路单元、多个输出接垫及多个具自我静电保护的输出缓冲器；其中该多个输出缓冲器分别连接至该多个输出接垫与该内部集成电路单元之间，且各该输出缓冲器的布局结构包含有：一标准金氧半MOS元件区域，包含有多个第一MOS元件，各该第一MOS元件的栅极区共同连接至该内部集成电路；以及一静电防护增强型MOS元件区域，包含有多个第二MOS元件，各该第二MOS元件的栅极区共同连接至该内部集成电路；其中各该第二MOS元件漏极区的接触层一侧与其多晶硅区最近的一长侧之间距大于各该第一MOS元件的漏极区的接触层一侧与其多晶硅区最近的一长侧的间距；又各该第二MOS元件的漏极区的杂质掺杂区下方再形成有一相异极性杂质的掺杂区。