[发明专利]用于CMOS集成电路的紧凑保护环结构

摘要

本发明涉及一种集成电路，包括一个保护环结构，该保护环结构含有集成阱接头的保护环，以减小保护环结构所需的硅面积。在部分实施例中，保护环结构包括一个被内部和外部P‑型保护环包围的N‑型保护环。该N‑型保护环具有交替的深N‑阱和P‑阱，形成在N‑型外延层上，并且相互短接。内部和外部P‑型保护环形成在P‑阱中。N‑型保护环交替的深N‑阱和P‑阱可以接地或保持浮动。通过集成N‑型保护环中的P‑阱接头，用于P‑型保护环的P‑阱接头或P‑接头可以省去。

主权项

1.一种集成电路，其特征在于，包括：一个形成在第一导电类型轻掺杂的半导体层中的有源器件，该有源器件至少部分形成在第二导电类型的第一掩埋层上；一个第一导电类型的第一保护环，形成在半导体层中，至少包围着有源器件的一部分；一个第二保护环，形成在半导体层中，包围着第一保护环和有源器件，该第二保护环包括第一导电类型的第一阱区与第二导电类型的第二阱区交替排列，且沿第二保护环包围第一保护环，第一阱区和第二阱区形成在第二导电类型的第二掩埋层上，第一阱区和第二阱区相互短接，并且电耦合到地电压或浮动；一个第一导电类型第三保护环，形成在半导体层中，包围着第二保护环；其中第一和第三保护环不接受直连，并且偏置到与第二保护环中的第二导电类型的第二阱区相同的电势。