[发明专利]一种基于MAC层的6路编码器信号传输的电路

摘要

一种基于MAC层的6路编码器信号传输的电路，它属于机器人的数据通信协议转换的技术领域。FPGA芯片电路的MII数字信号输出输入端与PHY芯片电路U1的MII数字信号输入输出端连接；PHY芯片电路U1的差分MAC数据帧输出输入端连接在带隔离变压器的RJ45插座J1上，FPGA芯片电路的第一路到第六路485数字信号输入输出端分别通过数字光电耦合器U2～U7与485收发器U8～U13的数字信号输出输入端连接，FPGA芯片电路的串行数据输入输出端与EPCS配置芯片电路的串行数据输出输入端连接。本发明可以稳定的将绝对值编码器的RS485信号转化为MAC数据帧进行传输。增加了编码器数据的传输距离和稳定性。在MAC层数据帧的基础上做了修改，增加数据使用帧的使用率，保证了数据发送和接收的实时性。

主权项

一种基于MAC层的6路编码器信号传输的电路，其特征在于它包括PHY芯片电路U1、数字光电耦合器U2～U7、485收发器U8～U13、带隔离变压器的RJ45插座J1、232收发器（1）、EPCS配置芯片电路（2）、Jtag接口（3）、FPGA芯片电路（4）、SM‑6P‑PCB插座J2～J7；FPGA芯片电路（4）的MII数字信号输出输入端与PHY芯片电路U1的MII数字信号输入输出端连接；PHY芯片电路U1的差分MAC数据帧输出输入端连接在带隔离变压器的RJ45插座J1上；FPGA芯片电路（4）的第一路485数字信号输入输出端通过数字光电耦合器U2与485收发器U8的数字信号输出输入端连接，FPGA芯片电路（4）的第二路485数字信号输入输出端通过数字光电耦合器U3与485收发器U9的数字信号输出输入端连接，FPGA芯片电路（4）的第三路485数字信号输入输出端通过数字光电耦合器U4与485收发器U10的数字信号输出输入端连接，FPGA芯片电路（4）的第四路485数字信号输入输出端通过数字光电耦合器U5与485收发器U11的数字信号输出输入端连接，FPGA芯片电路（4）的第五路485数字信号输入输出端通过数字光电耦合器U6与485收发器U12的数字信号输出输入端连接，FPGA芯片电路（4）的第六路485数字信号输入输出端通过数字光电耦合器U7与485收发器U13的数字信号输出输入端连接，FPGA芯片电路（4）的串行数据输入输出端与EPCS配置芯片电路（2）的串行数据输出输入端连接，FPGA芯片电路（4）的232数据信号输入输出总线端与232收发器（1）的数据输出输入总线端连接，FPGA芯片电路（4）的Jtag测试数据输出输入端连接在Jtag接口（3）上；485收发器U8～U13的485通信数据输出输入端分别连接SM‑6P‑PCB插座J2～J7；485收发器U8～U13采用隔离电源独立供电；其中，主站FPGA芯片电路（4）在接收到驱动器发送数据的指令时开始把收到的数据存在FPGA芯片电路（4）对应的寄存器里，当收到全部六个驱动器发送的指令后将寄存器里的数据存放在MAC数据帧对应的数据位里组装成MAC数据帧的形式，然后将数据依次通过PHY芯片电路U1、带隔离变压器的RJ45插座J1和网线传给从站电路；从站中的FPGA芯片电路（4）通过带隔离变压器的RJ45插座J1、PHY芯片电路U1接收数据，FPGA芯片电路（4）在接收完MAC层数据帧后将MAC层数据帧数据位的数据按照对应的顺序分别通过数字光电耦合器U2～U7发送给相对应的485收发器U8～U13；编码器电路在收到发送数据指令后经过3us的数据延迟将相应数据按照对应的顺序分别通过485收发器U8～U13和数字光电耦合器U2～U7发送给FPGA芯片电路（4）；待FPGA芯片电路（4）接收到数据后将数据存储到FPGA芯片电路（4）中对应的寄存器中，寄存器按照对应的轴数进行编址，在所有数据接收完成后将寄存器中的数据存放到MAC数据帧对应的位置开始组装MAC数据帧，在MAC数据帧组装完成后将数据依次通过PHY芯片电路U1、带隔离变压器的RJ45插座J1和网线传输给主站电路；主站FPGA芯片电路（4）依次通过网线、带隔离变压器的RJ45插座J1和PHY芯片电路U1接收编码器的返回值，按照MAC数据帧中数据位的顺序将返回的数值通过数字光电耦合器U2～U7发送给相对应的485收发器U8～U13后传送给各个编码器对应的驱动器；电路对于各个轴的驱动器和编码器的识别通过寄存器存储实现，而每个轴的寄存器对应于固定MAC层数据位。