[发明专利]一种半导体器件及其制造方法、电子装置有效
| 申请号： | 201510266271.6 | 申请日： | 2015-05-22 |
| 公开（公告）号： | CN106298663B | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | 徐建华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供具有NMOS区和PMOS区的半导体衬底，在半导体衬底上形成有包括自下而上层叠的牺牲栅介电层和牺牲栅电极层的伪栅极结构；在半导体衬底上形成层间介电层，以填充伪栅极结构之间的间隙；去除伪栅极结构，形成沟槽；在沟槽中通过原子层沉积形成钛铝合金层作为功函数设定金属层，其中，实施原子层沉积前，对半导体衬底执行两次依次进行的铝前体浸入和铝前体终止的操作，实施原子层沉积时，在实施铝前体注入之前均执行与注入的铝前体为同一前体的铝前体浸入操作。根据本发明，可以避免产生NMOS功函数的上翘现象。 | ||
| 搜索关键词： | 一种 半导体器件 及其 制造 方法 电子 装置 | ||
【主权项】：
1.一种半导体器件的制造方法，包括：提供具有NMOS区和PMOS区的半导体衬底，在所述半导体衬底上形成有包括自下而上层叠的牺牲栅介电层和牺牲栅电极层的伪栅极结构；在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；去除所述伪栅极结构，形成沟槽；在所述沟槽中通过原子层沉积形成钛铝合金层作为功函数设定金属层，其中，实施所述原子层沉积前，对所述半导体衬底执行两次依次进行的铝前体浸入和铝前体终止的操作，实施所述原子层沉积时，在实施铝前体注入之前均执行与注入的所述铝前体为同一前体的铝前体浸入操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510266271.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
