[发明专利]半导体测试结构的制备方法以及测试方法有效
| 申请号： | 201510264660.5 | 申请日： | 2015-05-21 |
| 公开（公告）号： | CN106298565B | 公开（公告）日： | 2019-02-12 |
| 发明（设计）人： | 赖李龙;朱灵;张琦;李楠 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;G01R31/02 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种半导体测试结构的制备方法，包括：提供一待测芯片，所述待测芯片包括自下至上依次层叠的衬底、栅极层以及多层互连层；从最顶层的互连层开始进行剥离，去除金属线厚度在大于2μm的所述互连层；从所述衬底的下表面标记所述目标栅极下方的有源区的位置；对所述衬底制备凹孔，所述凹孔暴露出所述目标栅极或所述目标栅极下方的有源区对应的连接孔；在所述衬底的下表面制备一金属层，所述金属层至少覆盖所述凹孔的内壁；以及去除暴露出的所述互连层中的至少部分电介质层，露出所述暴露出的互连层中的金属线。本发明还提供一种该半导体测试结构的测试方法。使用该半导体测试结构可以方便的完成电子束吸收电流的高电阻短路的测试。 | ||
| 搜索关键词： | 半导体 测试 结构 制备 方法 以及 | ||
【主权项】：
1.一种半导体测试结构的制备方法，包括：提供一待测芯片，所述待测芯片包括自下至上依次层叠的衬底、栅极层以及多层互连层，所述衬底的上表面包括有源区，所述栅极层中的栅极形成于所述有源区上，所述栅极层中包括一目标栅极，每一互连层中均包括对应的金属线以及电介质层；从最顶层的互连层开始进行剥离，去除金属线厚度在大于2μm的互连层，并暴露出一金属线厚度在2μm以下的所述互连层；从所述衬底的下表面标记所述目标栅极下方的有源区的位置；根据所述标记，对所述衬底制备凹孔，所述凹孔暴露出所述目标栅极或所述目标栅极下方的有源区对应的连接孔；在所述衬底的下表面制备一金属层，所述金属层至少覆盖所述凹孔的内壁；以及去除暴露出的所述互连层中的至少部分电介质层，露出所述暴露出的互连层中的金属线，形成半导体测试结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510264660.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
