[发明专利]嵌入逻辑电路的快闪存储器的制作方法

摘要

一种嵌入逻辑电路的快闪存储器的制作方法。在形成逻辑晶体管的栅极氧化层以及快闪存储器、高压浮栅晶体管的遂穿绝缘层时，由于去除的都是致密度较小的缓冲氧化层，因而HF酸顺带腐蚀的浅沟槽隔离结构中的绝缘材质也较少，绝缘材质与半导体衬底之间的间隙较小，其内残留的导电多晶硅也较少，因而沿浅沟槽隔离结构延伸的相邻快闪存储器、高压浮栅晶体管、逻辑晶体管不易短路，工艺窗口较大。此外，本发明中对缓冲氧化层上的氮化硅的去除分两步：先干法刻蚀部分厚度，后湿法去除剩余厚度，避免对缓冲氧化层下的逻辑晶体管的沟道、快闪存储器或高压浮栅晶体管的沟道造成损伤。

主权项

1.一种嵌入逻辑电路的快闪存储器的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括多个子单元，每个子单元包括两个区域：用于形成快闪存储器与高压浮栅晶体管的核心单元区，以及用于形成逻辑晶体管的逻辑电路区；在所述半导体衬底自下而上形成缓冲氧化层与氮化硅层；光刻、干法刻蚀在所述氮化硅层、缓冲氧化层以及半导体衬底内形成若干浅沟槽，在所述浅沟槽内填充绝缘材质形成浅沟槽隔离结构，所述浅沟槽隔离结构连续横跨一行或一列的多个子单元；每个子单元中的所述浅沟槽隔离结构至少隔绝相邻的快闪存储器与高压浮栅晶体管、相邻的逻辑晶体管、以及相邻的高压浮栅晶体管与逻辑晶体管；遮盖每一子单元的逻辑电路区，对于核心单元区：先干法刻蚀去除部分厚度的氮化硅层，再湿法去除剩余厚度的氮化硅层；去除每一子单元的核心单元区的缓冲氧化层以暴露出半导体衬底，所述暴露出的半导体衬底部分预定形成快闪存储器，部分预定形成高压浮栅晶体管；在预定形成快闪存储器的半导体衬底表面与预定形成高压浮栅晶体管的半导体衬底表面分别对应形成第一绝缘层与第二绝缘层；在第一绝缘层与第二绝缘层上沉积第一多晶硅层，并平坦化所述第一多晶硅层至与浅沟槽隔离结构上表面齐平，所述第一绝缘层及其上的第一多晶硅层分别用于形成快闪存储器的遂穿绝缘层与浮置栅极，所述第二绝缘层及其上的第一多晶硅层分别用于形成高压浮栅晶体管的遂穿绝缘层与浮置栅极；在每一子单元的核心单元区与逻辑电路区沉积第三绝缘层；遮盖每一子单元的核心单元区，对于逻辑电路区：先干法刻蚀去除第三绝缘层、部分厚度的氮化硅层，再湿法去除剩余厚度的氮化硅层；去除每一子单元的逻辑电路区的缓冲氧化层以暴露出半导体衬底；在暴露出的半导体衬底表面形成栅极氧化层；在逻辑电路区的栅极氧化层、浅沟槽隔离结构以及核心单元区的第三绝缘层上沉积第二多晶硅层；遮盖每一子单元的逻辑电路区，干法刻蚀核心单元区的第二多晶硅层、第三绝缘层、第一多晶硅层以及第一绝缘层以形成快闪存储器的栅极结构，干法刻蚀核心单元区的第二多晶硅层、第三绝缘层、第一多晶硅层以及第二绝缘层以形成高压浮栅晶体管的栅极结构；遮盖每一子单元的核心单元区，干法刻蚀逻辑电路区的第二多晶硅层以及栅极氧化层以形成逻辑晶体管的栅极结构。